模拟电路版图设计中的匹配艺术
模拟电路版图的艺术

:(poly)&(active)&(nplus)&(psub):(poly)&(active)&(pplus)&(nwell) s G D S G DN+HVN+DIFFDRAIN GATESOURCEDRAIN GATE SOURCECONTACTPDD HVMT1DIFF林正松 / 矽拓科技有限公司7PMOSNMOSDRAINGATESOURCEDIFF POLYHPF+BLP+HV CONWELL+BLNWELL+HPFPOLYDIFFDRAINGATE SOURCELLCONTACT DIFF POLY1NWELLNdiffNWELL P+P1-P2 LAYOUT STRUCTUREMOS LAYOUT STRUCTURE COTOPMETAL-1之間加-MINLAYERMIMMETAL POLY STRUCTUREBOTTOM=POLY1+M2TOP=M1+M3林正松 /林正松 / 矽拓科技有限公司STYLE -3STYLE-1STYLE-2METAL FUSE POLY1 FUSEPOLY1 FUSEPOLY1CONTACT PASSCONTACT M1POLY1(1)OUT POUT N>>Unit CapacitorDUMMYpoly林正松 / 矽拓科技有限公司>>Unit Capacitor –Input Stage Matching林正松CONTACTSTYLE -1STYLE -2林正松 / 矽拓科技有限公司P+DIFFNDIFF林正松 / 矽拓科技有限公司NW OD P+ N+ P1 P2 CO M1 M2 VIACMOS LAYOUT CASE STUDY >>OP265 5644243 3417788IN林正松 /林正松 / 矽拓科技有限公司STYLE-1STYLE-2IR SP林正松 / 矽拓科技有限公司林正松 / 矽拓科技有限公司STYLE-2林正松 / 矽拓科技有限公司矩型工字型林正松 / 矽拓科技有限公司增加EMIT的周長,提昇趨動能力梯型林正松 / 矽拓科技有限公司林正松 / 矽拓科技有限公司P+NWELL N+林正松 / 矽拓科技有限公司47林正松 / 矽拓科技有限公司增加Driver 趨動能力,節省面積林正松 / 矽拓科技有限公司。
《模拟电路版图》PPT课件

❖ 四、完成进度不同
❖ 在数字电路设计中,芯片的绝大部分电路往 往在开始版图工作时,就已经完成。而模拟 电路则不同,电路设计和版图设计可能会同 时进行。
❖ 五、创新要求不同
❖ 与数字电路不同,模拟电路的版图设计重复 性不多,创新很重要。
❖ 并联布线:将上下层金属线重叠起来,形成 叠层结构,实际上是几层金属线的并联,相 当于加宽了导线。
❖ 在高频电路中,寄生电感不可忽略。
❖ 利用寄生参数 ❖ 不能依赖寄生参数作为电路的一个成分,因
为无法很好的控制它们,通常的误差可以是 正负50%。 ❖ 但是在不关心电路参数的大小,例如只想要 一个大电容,可以利用寄生参数来满足。
❖ 一、CMOS晶体管 ❖ 由阱至衬底的电容 ❖ 由栅极至阱的电容 ❖ 这些寄生参数会使得电路的工作速度变慢。
❖ 一种技术:减少多晶硅的串联电阻。可以通 过将多晶硅分成多个“指形”的结构,然后 用导线将它们并联起来以降低电阻。
❖ 通过分成多个器件以及源漏共享可以大大减 小CMOS晶体管上的寄生参数。
❖ 匹配规则之八:用虚设器件围起来。
❖ 将器件围绕一个公共的中心点放置,称为共 心布置。甚至把器件在一条直线上对称放置 也可以看做是共心技术。
❖ 共心技术对减少在集成电路中存在的热或工 艺的线性梯度影响非常有效。
❖ 一、四方交叉
❖ 把一个器件分为两半,然后把他们成对角线 放置。这种特殊的工薪技术称为四方交叉。
❖ 一、规模不同
❖ 二、主要目标不同
❖ 数字电路的目标:优化芯片的尺寸和提高集 成度
❖ 模拟电路的目标:优化电路的性能、匹配程 度、速度和各种功能方面的问题。
实验一 匹配电路仿真与设计精品PPT课件

Lp
(b)
1. 打开ADS
三、ADS仿真步骤
OR
2. 新建一个Workspace,并命名为“学号或姓名”
3. 新建原理图
OR
元件库列表
原理图设计界面
元件列表
原理图编辑区
4. 在元件面板列表中选择“Simulating-S Param”,单击 和 放两个Term和一个S-P控件
5. 双击Term1、Term2端口,弹出设置对话框,设置参数:
二、基本阻抗匹配理论
Po
I 2RL
U
2 s
(Rs RL )2
RL
RL
kRs , Pi
U
2 s
Rs
Po
k (1 k)2
Pi
信号源的输出功率取决于Us、Rs和RL。在 信号源给定的情况下,输出功率取决于负 载电阻与信号源内阻之比k。当RL=Rs时可 获得最大输出功率,此时为阻抗匹配状态。 无论负载电阻大于还是小于信号源内阻, 都不可能使负载获得最大功率,且两个电 阻值偏差越大,输出功率越小。
2. 执行菜单命令【Insert】【Template】,选择“S_Params”,在原 理图中插入S参数仿真结果输出模版,并连线
3. 双击元件“MSUB”,设置微带线基本参数
4. 双击“DA_SSMatch1”控件,设置中心频率F、输入阻抗 (与源阻抗 ZS共轭匹配),负载阻抗Zload
5. 设置Term1、Term2的阻抗,S参数的扫频方案,完成设计
6. 双击S-Parameters控件,弹出设置对话框,设置参数
Start: 100MHz Stop: 1100MHz Step-size: 10MHz
7. 选择元件库 “Smith Chart Matching”,单击 ,在原理图中添 加“DA_SmithChartMatching”控件;单击工具栏“ ”和 “ ”,放置地并连接元件
版图.art of layout(匹配)

nmos 管
N阱
ptap保 护 环, 提供 衬 底 电 位 ntap保 护 环
亚芯 微 电 子 有 限 公 司
Asian Microelectronics Co.,Ltd.
五 .衬底噪声(substrate noise)
1.衬底噪声产生原因:源、漏-衬底pn结正偏导通,或者电源连线 接点引入的串绕,使得衬底电位会产生抖动偏差,这称为衬底 噪声。 2.解决方法: a.对于轻掺杂的衬底,要用保护环把敏感部分电路包围起来 b.把gnd和衬底在片内连在一起,然后由一条线连到片外的全局 地线,使得gnd和衬底的跳动一致,也可以消除衬底噪声 。 c.场屏蔽作用:每个block外围一层金属(ptap),使每单元模块 同电势,而且模块之间不相互影响。
亚芯 微 电 子 有 限 公 司
Asian Microelectronics Co.,Ltd.
8.大功率供电的版图及W、L比较大的器件的版图 (1)W较大的管子应拆成小单元并联 ,拆成多少个单元。原则是:每 个单元的电阻要小于所有单元连起来后的总的。 (2)如果拆成的单元数过多,应分两排摆放。 (3)大功率供电:一般问题出现在有大电流的地方,避免电迁移。 9.电源线、地线、信号线的布线 a.不同电路的电源线和地线之间会有一些噪声影响,比如模拟电路和 数字电路的电源和地线,还有一些敏感电路的电源线、地线。这就需 要把他们保护起来,保证它们不互相影响。 b.数字电路和模拟电路的gnd要分开。
A B A
亚芯 微 电 子 有 限 公 司
Asian Microelectronics Co.,Ltd.
3.在处理匹配性要求高的对管(如差分输入对管)时,采用交叉 对称的结构比较好 。下图为晶体管交叉对称 。
亚芯 微 电 子 有 限 公 司
ch8 定制版图——模拟电路版图设计

LOGO
器件方向
Which is better?
LOGO
问题3 有哪些匹配要求?
电路设计人员说:“两输入管子M2和M3需要匹配得非常
好。”
你会问:“你希望匹配达到怎样的程度?把它们连到下一
级门就足够了吗?你还有其它特殊要求吗?”
知道了这些问题的答案后,你开始理解了有关匹配的要求, 然后你会使用许多你需要的匹配技术。
LOGO
大电流路径和小电流路径在哪里?
电路中可能有多条通路,每条通路都有各自的电 流,有的电流仅有1mA,有的为10mA,还有 的为10uA。要留意大小电流都经过些什么地方
,它们的重要性如何。
LOGO
器件方向
M1:四指形FET管, 电路设计人员说底部 的管子M1中电流为 5mA,需要一根 10um的导线来连接 这个器件。 在设计单元版图时, 怎样来连接器件?
5. 00mA=W* 0.5mA/1um
把5mA的电流带入公式,可以求出宽度为10um。为 了承受5mA的电流,需要10um的宽度。 当公式中求出的数值为10um时,不能盲目的认为需要 用10um宽度的线来连接整个单元。虽然用10um宽度 的线能确保电路的安全,但太浪费了。仅在那些流 过 5mA电流的电路中需要10um的线。
术的出现,许多电路的不可重复性消失了。这不是说你不
必再担心基本的匹配,相反,匹配要受到更广泛的关注。
LOGO
三个关键问题
假设你是一名模拟版图设计的初学者,下图是一个cmos运 算放大器电路,这是你第一次根据模拟电路去布置版图。
LOGO
优秀版图设计人员的起点
问题1、该电路的功能是什么?
问题2、它消耗的电流多大?
为了优化电路性能,匹配速度和所有其它的功能类型。
集成电路版图设计基础第五章:模拟IC版图

电源分布是版图设计中非常重要 的一个环节,它涉及到如何合理 地分布电源网络,以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等,这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中,热设计 是一个不可忽视的环节,它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试,验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求,确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试,包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试,验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求,明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求,选择合适 的工艺制程,确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件,根据 电路功能和性能要求,设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证,提取关键参数,确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求,确定合 理的版图布局方案。
将电路原理图划分为若干个模块,合理放 置在版图上,确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布,降低电源和 地线阻抗,提高电路性能。
在版图布局时,应考虑测试、维修和可靠 性等方面的需求。
cmos模拟电路版图课程设计

cmos模拟电路版图课程设计一、课程目标知识目标:1. 学生能够理解并掌握CMOS模拟电路的基本原理和版图设计流程。
2. 学生能够识别并运用CMOS模拟电路中的常见器件,如MOSFET、二极管、三极管等。
3. 学生能够运用所学知识分析CMOS模拟电路的性能,并对其进行优化。
技能目标:1. 学生能够运用电路设计软件进行CMOS模拟电路的版图设计,包括器件布局、连线、电源地处理等。
2. 学生能够根据设计要求,完成版图设计中所需的匹配、对称、隔离等技巧。
3. 学生能够运用版图验证工具对设计进行验证,发现并解决潜在问题。
情感态度价值观目标:1. 学生通过课程学习,培养对电子工程的兴趣和热情,提高未来从事相关领域工作的信心。
2. 学生能够树立团队协作意识,主动与他人交流、分享设计经验,共同提高。
3. 学生能够养成严谨、细致的学习态度,面对设计挑战时保持积极心态,勇于克服困难。
课程性质分析:本课程为电子工程专业高年级课程,旨在帮助学生将所学理论知识与实际工程应用相结合,提高学生的实际动手能力。
学生特点分析:学生已具备一定的电子工程基础,具有较强的学习能力和动手能力,但可能对CMOS模拟电路的版图设计较为陌生。
教学要求:1. 结合教材内容,注重理论与实践相结合,提高学生的实际操作能力。
2. 针对学生特点,适当引导和启发,帮助学生掌握版图设计方法和技巧。
3. 关注学生的学习进度,及时调整教学策略,确保课程目标的实现。
二、教学内容1. CMOS模拟电路基本原理- CMOS工艺简介- MOSFET工作原理与特性- 常见CMOS模拟电路基本结构2. 版图设计流程与方法- 版图设计规范与要求- 器件布局与连线技巧- 电源地处理与隔离技术3. 版图设计实例分析- 简单放大器版图设计- 电流镜版图设计- 差分放大器版图设计4. 版图验证与优化- 版图验证工具的使用- 版图性能分析- 版图优化方法与技巧5. 教学内容安排与进度- 第一周:CMOS模拟电路基本原理- 第二周:版图设计流程与方法- 第三周:版图设计实例分析- 第四周:版图验证与优化教材章节关联:1. CMOS模拟电路基本原理:对应教材第1章和第2章内容2. 版图设计流程与方法:对应教材第3章内容3. 版图设计实例分析:对应教材第4章和第5章内容4. 版图验证与优化:对应教材第6章内容教学内容科学性和系统性:教学内容紧密结合教材,按照从基础原理到实际应用的顺序,逐步引导学生掌握CMOS模拟电路版图设计的方法与技巧,确保学生能够系统地掌握相关知识。
版图设计期末复习

第一章绪论1、什么是Scaling-down,它对集成电路的发展有什么重要作用?在器件按比例缩小过程中需要遵守哪些规则(CE,CV,QCE),这些规则的具体实现方式(1)为了保证器件性能不变差,衬底掺杂浓度要相应增大。
通过Scaling-down使集成电路的集成度不断提高,电路速度也不断提高,因此Scaling-down是推动集成电路发展的重要理论。
(2)在CE规则中,所有几何尺寸,包括横向和纵向尺寸,都缩小k倍;衬底掺杂浓度增大k倍;电源电压下降k倍。
(3)在CV规则中,所有几何尺寸都缩小k倍;电源电压保持不变;衬底掺杂浓度增大k2倍。
(4)在QCE规则中,器件尺寸k倍缩小,电源电压α/k倍(1<α<k)变化,衬底掺杂浓度增大αk倍2、什么是摩尔定律?集成电路容量每18个月增加一倍。
3、什么是版图设计?包含哪两个要素?(1)版图设计就是按照线路的要求和一定的工艺参数,设计出元件的图形并进行排列互连,以设计出一套供IC制造工艺中使用的光刻掩膜版的图形,称为版图或工艺复合图(2)一定功能的电路结构;一定的工艺规则4、集成电路全定制和半定制设计的过程,及区别自动化技术:半定制,标准单元技术手工技术:全定制,一般用于高性能数字电路或者模拟电路第二章电路基础知识1、管子的串并联,电阻模型分析。
串联:两个宽长比为W/L的管子串联,若等价为一个管子,其宽长比为多少?并联:两个宽长比为W/L的管子并联,若等价为一个管子,其宽长比为多少?2、管子的尺寸标注3、复杂逻辑门的功能分析(写出逻辑表达式),或根据逻辑表达式,画出CMOS电路图4、传输门结构,原理(1)由两个增强型MOS管(一个P沟道,一个N沟道)组成。
(2)C=0,!C=1时,两个管子都夹断,传输门截止,不能传输数据。
(3)C=1,!C=0时,传输门导通。
(4)双向传输门:数据可以从左边传输到右边,也可以从右边传输到左边,因此是一个双向传输门。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
模拟电路版图设计中的匹配艺术
深圳中兴集成电路设计有限公司金善子
1.引言
生活中我们经常会遇到这样的事情:收听CD播放器的时候,左右耳脉里发出的声音经常不一样,甚至当有人打开窗户的瞬间或者打开室内空调的过程中,随着温度的变化,CD发出的声音也会随之发生变化,因此我们就不厌其烦地调来调去。
同样的情况也会发生在手机和接受机中。
我们希望无论是CD播放器还是其它音响,它们相搭档的器件反应完全一样。
也就是说,其中一个放大器的频率和幅值能完全符合并跟踪另一个运放的频率和幅值响应,达到这一目标的方法之一就是匹配。
实现匹配过程中,版图设计是一个非常重要的环节。
一个优秀的版图可以大大提升一个设计。
2.实现匹配的方法
匹配基本规则
当集成电路产业刚刚起步的时候,制造工业仍然相对落后。
即使你将两个需要匹配的器件放的很近,我们也仍然无法保证它们的一致性。
现在虽然随着制造工艺越来越精确,但是匹配问题的研究从来就没有停止过,相反地,匹配问题显得日益突出和重要。
使需要匹配的器件所处的光刻环境一样,称之为匹配。
匹配分为横向匹配、纵向匹配和中心匹配。
实现匹配有三个要点需要考虑:需要匹配的器件彼此靠近、注意周围器件、保持匹配器件方向一致。
遵守这3条基本原则,就可以很好的实现匹配了。
2.1根器件法(Root Device Method)
有时侯我们会遇到两个或者两个以上的而且阻值不同的电阻需要匹配。
如下图1所示,如何将这5个阻值不同的电阻做成最优化的匹配呢?图2则给出了正确的答案,我们不妨分析一下:
2K
1K2K500250
图1 阻值不同的电阻需要匹配
如果要满足上面5个电阻的匹配,需要考虑以下步骤:
(1) 首先,尽可能把这些电阻靠近放置,这是基本的要求
(2) 其次,要使这些电阻保持同一个方向
(3) 采用根部件的最好方法是找出一个中间值,用1K的电阻作为值将电阻串联和并联起来。
这种方法节省了接触电阻的总数使其所占的比例减少,面积也相当,现在占主导地位的是电阻
器件本身的薄层电阻。
利用根部件时,如果所有的电阻尺寸一样,形状一样,方向一致而且相互靠近,那么就可以得到一个很好的匹配。
我们经常在选择根器件的时侯,用最小的电阻作为根器件,这样的选择当然也可以实现我们需要的匹配,但同时我们却忽略了另外一个问题,那就是像2K这样的电阻如果用250做根器件,
那么就需要8个根器件串联起来实现,这就导致了这8个电阻之间接触电阻也同时加大了,这是我们不希望看到的。
所以选择根部器件时我们不一定要选择几个电阻的最大公约数,因为这样有可能造成接触电阻过大,因此一定要选择中间值作为根器件。
根器件法不仅适用于电阻,同样也适用于其它类型的器件。
2K 1K 2K
500
250
图2 中间值1K 电阻作根电阻
2.2交叉法(Interdigitating Devices)
采用指状交叉法是一项非常好的技术,不仅适用于电阻,也同样适用于其他任何器件,只要是两个或者两个以上就可以交叉排列,布线用上下行走的蛇形线,如下图所示:
A1A2A3B1
B2
B3
图3 将这些电阻匹配
图4 两组电阻指状交叉排列
图4的排列顺序同样也遵循了其中两个基本原则:所有器件靠近放置,保持同一个方向,下面我们需要考虑的就是如何布线的问题了。
B3A1A2A3B1
B2
图5 电阻指状交叉的蛇形布线
上面的布线采用蛇形的走线,当然需要用不同的金属层来实现这一要求。
2.3虚拟器件法
下面介绍一种基于工艺的考虑而实现匹配的另一种需要考虑的方法:虚拟器件法(Dummy Devices)。
当这些电阻开始被腐蚀的时候,位于中间的器件所处的环境肯定与两边的不同,位于两边的器件所受的腐蚀会比中间的器件多一些,这一点点的区别也许会对匹配产生非常不可预知的结果。
为了使上述电阻在加工上面也保持一致,最简单的办法就是在两边分别放置一个“虚拟电阻”(“dummy resister”),而实际上它们在电路连线上没有与其它任何器件连接,它们只是提供了一些所谓的“靠垫”,以避免在两端过度刻蚀。
这就是虚拟器件,保证所有器件刻蚀一致,如图所示:
图6 由虚设器件保护中间的器件,避免过度腐蚀
加入虚拟器件的同时也要保证电阻之间的距离保持一致,这样一来每一个电阻所处的环境已经完全一致了。
另外一种情况就是当你需要这些器件高度匹配的时候,,也可以在四周都布满虚拟器件,防止在四边的过度腐蚀,以保证每个器件的周围环境都一致。
其缺点就是这种方法会占用很大的面积,采用时应多多考虑实际项目的需要。
如图所示:
图7 由虚拟器件包围电阻,防止四边电阻过度腐蚀
2.4共心法(Common Centroid)
把器件围绕一个公共的中心点放置称为共心布置,如图8、图9所示。
现有的集成工艺中,它可以降低热梯度或工艺存在的线性梯度。
热梯度是由芯片上面的一个发热点产生的,它会引起其周围的器件的电气特性发生变化。
离发热点远的器件要比离发热点近的器件影响要小。
共心技术使热的梯度影响在器件之间的分布比较均衡。
图8 围绕一个公共中心点的布置
A B B A
A B B A A B B A
图9 共心模式下的两个电阻匹配图
如果我们只有两个器件需要匹配,就可以采用一种特殊的共心设计法,即“四方交叉法”。
这种方法是将需要匹配的两个器件一分为二,交叉放置,尤其适用于两个MOS器件。
采用四方交叉法可以进一步发挥共心的技术优势。
图10 两个差分器件需要高度匹配
图11 两个器件四方交叉,形成对角线放置
四方交叉里面包含了一种叫做经济型四方交叉,这一方案可以采用A-B-B-A的共心技术。
可以保证导线的寄生参数一致。
下面再介绍一种四个需要匹配的电阻(或其它器件)的设计方法,也同样是采用共心法原理。
Common-centroid layout of four matched resistors(or elements)
图12 四个器件匹配图
2.5匹配信号路径
差分逻辑是模拟电路中常见的结构,是一种需要高度匹配的逻辑电路。
对于器件的匹配我们已经在上面介绍了很多种方法,真正要实现电路的匹配效果好,不但要保证器件的匹配,也要充分考虑信号线上面的相互匹配。
无论是信号线的长度宽度还是产生的寄生参数都是我们必须认真考量的。
在差分逻辑中,具有高度匹配的路径长度和连线导线是关键。
我们经常在设计版图过程中发现其中的一条需要与另外一条匹配的信号线被其它的器件或连线挡住了,从而造成两条线路的长度不同,因此破坏了匹配的要求。
通过波形分析我们也可以清晰的看到异样,所以我们要尽可能保证需要匹配的导线长度也要一致。
2.6尽量采用较大尺寸的器件
大多数情况下我们都会采用沟道长度较大的模拟器件,但与此同时也会带来另外一个问题,那就是寄生参数也会随之变大,通常我们会尽可能多打一些孔以减少电阻,还有一种方法就是将W/L较大的器件拆分成几个器件,再加入两个DUMMY POLY,保证器件在光刻时的程度一致,如图所示:
M2
需要匹配的镜像电流源的M1,M2器件
图13
3.结论
实现版图中的匹配,版图设计人员除了需要掌握以上几种匹配的设计方法,与电路设计人员的充分交流也十分重要,通过交流,了解设计需求,提升对匹配度的了解,版图设计会有很大的帮助。
下面是对匹配的要求所做的一个总结:。
尽量将匹配的器件靠近放置。
保持器件的方向一致。
选择一个中间值作为根部件。
共心法。
交叉法。
采用虚拟器件法。
对于两个器件的匹配采用四方交叉法。
布线产生的寄生参数也一致。
使器件宽度一致。
采用尺寸较大的器件
4.参考资料
[1] 集成电路掩模设计----基础版图技术
[2] CMOS Design,Layout,and Simulation
[3] The Art of Analog Layout
[4] Microchip Fabrication:A Practice guide to Semiconductor Processing
[5] Analysis and Design of Analog Integrated Circuits
[6] CMOS Circuits Design,Layout,and Simulation
[7] CMOS IC Layout: Concepts,Methodologies,and Tools
作者简介
金善子,深圳中兴集成电路设计有限公司后端设计高级工程师。