数字电路常用芯片应用设计
数字芯片设计在数字电路实验教学中的应用研究
数字芯片设计在数字电路实验教学中的应用研究作者：许一男，赵春雷，许成哲来源：《教育教学论坛》2013年第49期摘要：本文分析了传统数字电路实验教学中客观存在的弊端，利用Quartus Ⅱ可编程逻辑器件设计软件和FPGA开发板，提出了基于FPGA的数字电路实验教学改革方案，激发学生的积极性，提高综合分析数字电路图的能力和操作能力。
关键词：教学改革；教学方法；教学资源；实践创新中图分类号：G642.0 文献标志码：A 文章编号：1674-9324（2013）49-0050-02为了适应当今世界经济、科技、文化发展趋势，满足社会各界对当代大学生的复合型、应用型和创新型人才要求，2012年10月教育部高等教育司编辑出版了《普通高等学校本科专业目录和专业介绍》[1]。
新版专业目录中重新规定了专业划分、名称及所属门类，并提出了各专业的主要核心课程、专业实验和实践性教学环节等课程的示例。
数字电路课程是电气、电子信息、自动化和计算机类专业的一门专业基础课程，是一门理论性和实践性都较强的课程。
它的主要任务是通过学习数字电路的基本概念、基本原理和基本技能，使学生在数字电路及数字系统方面具有一定的理论水平和实践技能，该课程对于微型计算机原理、数字信号处理和数字图像处理等学好后继主要专业课程必不可少的基础知识，并提高学生的工程实践能力都有着极其重要的作用[2-4]。
本研究通过立体式实验课程设计，把理论教学与实验课、课程设计、实训课程结合起来，大学一年级开始初步接触专业课程，可以增强教学的互动性、趣味性，培养学生学习单片机课程的积极性、创造性，并进一步降低了实验教学成本，具有一定的实际意义。
本文的第一部分分析了数字电路课程的教学安排、学时分配和考核体系，第二部分主要分析了传统的数字电路实验教学模式和数字电路实验教学中遇到的问题，第三部分提出了数字电路实验教学中引入数字芯片设计的必要性，并提出了基于Quartus Ⅱ软件和FPGA开发板的实验内容和具体教学安排。
74ls138芯片的功能
74ls138芯片的功能
74LS138芯片是一种3-8译码器/解码器芯片，常用于数字电路设计中。
它的主要功能是将三位二进制输入信号转换为八个输出信号，用于实现多种不同的功能，如地址译码、数据选择等。
74LS138芯片有三个输入引脚，分别是A0、A1和A2，用于
输入三位的二进制编码。
它还有八个输出引脚，分别是Y0、
Y1、Y2、Y3、Y4、Y5、Y6和Y7，用于输出相应的二进制
编码。
在74LS138芯片中，输入信号通过内部逻辑电路被译码为活
动低电平信号，也就是说当对应的输入信号为“0”时，相应的
输出引脚会输出低电平。
而当对应的输入信号为“1”时，相应
的输出引脚会输出高电平。
作为一个3-8译码器/解码器，74LS138芯片可以实现多种不同的功能。
最常见的应用是地址译码。
在一个多路复用器中，当控制信号为三位二进制编码时，使用74LS138芯片可以将对
应的输入信号译码为八个输出信号，用于选择相应的通路。
此外，74LS138芯片还可以用于数据选择。
通过将输入信号与
选择信号进行逻辑与门操作，可以选择我们想要的数据进行输出，而将其他数据屏蔽。
此外，74LS138芯片还有一些其他的应用，例如时序控制，多
功能逻辑控制等。
通过合理的配置输入信号和选择信号，可以实现不同的功能。
总结起来，74LS138芯片是一种常用的3-8译码器/解码器芯片，它能够将三位的二进制输入信号译码为八个输出信号，用于实现多种不同的功能。
它在数字电路设计中具有广泛的应用，如地址译码、数据选择、时序控制等。
IC集成电路型号大全及40系列芯片功能大全
IC集成电路型号大全及40系列芯片功能大全IC（集成电路）是一种在单一半导体晶圆上集成了数百至数百万个电子元件的微电子元器件。
IC可以实现丰富的功能，从简单的逻辑门到复杂的微处理器，从模拟电路到数字电路等等。
40系列芯片是一种常见的数字逻辑芯片系列，由于功能完善且易于使用而广泛应用。
1.74系列芯片：74系列芯片是最为常见的逻辑芯片，包括多种逻辑门和触发器等基本逻辑功能。
2.555定时器芯片：555芯片是一种通用的定时器，可以提供稳定的时钟信号和可编程的时间延时。
3.741运算放大器芯片：741芯片是一种常见的运算放大器，用于放大模拟信号。
4.4017计数器芯片：4017芯片是一种十进制分频计数器，可用于频率分频、频率测量和计数等应用。
5.4011门芯片：4011芯片是一种四输入门，常用于数字逻辑电路的组合逻辑设计。
6.4511数码管驱动芯片：4511芯片用于驱动共阳极的七段数码管，可在数字显示电路中用来显示数字。
7.4026计数器/分频器芯片：4026芯片是一种十进制计数器和分频器，常用于数字计数和频率分频应用。
8.4093门芯片：4093芯片是一种四反相器门芯片，可用于数字逻辑电路的时钟触发器设计。
9.4051模拟多路复用器芯片：4051芯片是一种模拟信号多路复用器，用于选择多个模拟信号通道中的其中一个。
10.4066开关芯片：4066芯片是一种模拟信号开关，可用于开关模拟信号通路。
11.4029计数器芯片：4029芯片是一种二进制计数器，可用于数字计数和频率测量等应用。
12.4049缓冲器芯片：4049芯片是一种六非门缓冲器，可用于信号放大和驱动等应用。
13.4081门芯片：4081芯片是一种四与门，常用于数字逻辑电路的与门设计。
14.4013触发器芯片：4013芯片是一种D触发器，可用于数字逻辑电路的时钟触发器设计。
15.4050缓冲器/级联器芯片：4050芯片可用于缓冲模拟信号的传输和级联数字逻辑电路。
芯片设计与应用开发方案
芯片设计与应用开发方案第一章芯片概述 (2)1.1 芯片的定义与发展 (2)1.2 芯片的分类与特点 (2)第二章芯片设计基础 (3)2.1 芯片设计流程 (3)2.2 芯片架构设计 (4)2.3 芯片功能评估 (4)第三章芯片核心技术与组件 (5)3.1 神经网络处理器（NPU） (5)3.2 存储器技术 (5)3.3 通信接口技术 (5)第四章芯片硬件设计 (6)4.1 芯片硬件架构设计 (6)4.2 芯片硬件模块设计 (6)4.3 芯片硬件验证与测试 (7)第五章芯片软件设计 (7)5.1 芯片软件架构设计 (7)5.2 芯片驱动程序开发 (8)5.3 芯片软件优化 (8)第六章芯片在边缘计算中的应用 (8)6.1 边缘计算概述 (8)6.2 芯片在边缘计算中的优势 (9)6.2.1 低功耗与高功能 (9)6.2.2 高度集成 (9)6.2.3 灵活部署 (9)6.3 芯片在边缘计算中的应用场景 (9)6.3.1 物联网设备 (9)6.3.2 智能家居 (9)6.3.3 智能交通 (9)6.3.4 工业制造 (9)6.3.5 医疗健康 (9)6.3.6 金融科技 (10)第七章芯片在云计算中的应用 (10)7.1 云计算概述 (10)7.2 芯片在云计算中的优势 (10)7.2.1 提高计算功能 (10)7.2.2 降低能耗 (10)7.3 芯片在云计算中的应用场景 (10)7.3.1 大数据处理 (10)7.3.2 人工智能服务 (10)7.3.3 企业级应用 (11)7.3.4 云游戏与虚拟现实 (11)7.3.5 智能家居与物联网 (11)第八章芯片在物联网中的应用 (11)8.1 物联网概述 (11)8.2 芯片在物联网中的优势 (11)8.3 芯片在物联网中的应用场景 (12)第九章芯片在智能驾驶中的应用 (12)9.1 智能驾驶概述 (12)9.2 芯片在智能驾驶中的优势 (13)9.3 芯片在智能驾驶中的应用场景 (13)9.3.1 环境感知 (13)9.3.2 决策制定 (13)9.3.3 操作执行 (13)第十章芯片发展前景与挑战 (14)10.1 芯片发展趋势 (14)10.2 芯片面临的挑战 (14)10.3 芯片产业发展策略与建议 (14)第一章芯片概述1.1 芯片的定义与发展人工智能技术的飞速发展，芯片作为支撑这一技术的重要硬件基础，正日益成为产业界和学术界的关注焦点。
数字IC设计
数字IC设计数字IC设计是指采用数字电路元件和技术，在符合设定功能要求的基础上，实现指定功能的集成电路设计。
数字IC设计是集成电路设计的一个重要分支，该设计应用面广，广泛应用于通信、计算机、工业、家用电器等领域中。
本文将从数字IC设计的概念、发展历程、设计方法、常用的设计工具等方面进行探讨。
一、数字IC设计的概念数字IC设计是指使用数字电路元件及技术，在设定的功能要求的前提下，实现指定功能的集成电路的设计。
数字IC设计是由组合逻辑、时序逻辑、存储器等数字电路元件构成的。
数字IC设计的核心是实现数字电路设计的复杂性，在各种复杂的应用领域中，进行数字电路系统的快速设计和优化。
数字IC设计的关键是实现函数逻辑关系的描述和形式化，使用数字语言，对电路系统的逻辑关系进行严格的描述和方便化的实现。
数字IC设计具有复杂性、可扩展性、可靠性、精度高、功耗低等特点。
二、数字IC设计的发展历程数字IC设计发展历程从20世纪60年代开始，到今天数十年来经历了从基础到高级的一系列发展过程。
其中有一些重要的里程碑事件，大大促进了数字IC设计的发展。
早期的数字IC设计是使用硬件直接链接模拟电路实现，其设计过程比较简单，如模拟计算器。
1971年，美国Texas Instruments公司推出了世界上第一款集成电路计算器TMS0100，该计算器采用了数字IC设计技术进行实现。
在此之后，数字IC设计开始迎来了快速的发展，人们越来越依赖集成电路和数字IC设计技术带来的方便和高效性。
20世纪80年代，数字IC的设计和制造技术日趋成熟，数字IC的速度和芯片的集成度愈加高。
随着数字IC设计技术的不断提高和发展，出现了大规模集成（LSI），超大规模集成（VLSI）和超高规模集成（UHVSI）等技术，这一系列的技术标志着数字IC设计的进一步发展。
21世纪以来，数字IC设计技术与微电子技术的迅速发展，尤其是3D器件、功能扩张技术和生物微型芯片等的出现，有力地推动了数字IC设计技术向更为高级、复杂和智能方向发展，以应对日益复杂的计算和控制技术需求。
常用逻辑芯片
常用逻辑芯片常用逻辑芯片是指在数字电路设计中常用的一类集成电路芯片，用于实现逻辑功能。
常用的逻辑芯片包括与门、或门、非门、异或门、与非门、或非门、异或非门等。
1. 与门（AND Gate）：与门是最基本的逻辑门之一，它接收两个输入信号，只有当两个输入信号同时为高电平时，输出信号才为高电平；否则输出信号为低电平。
与门的符号是一个大写字母“AND”。
2. 或门（OR Gate）：或门也是常用的逻辑门，它接收两个输入信号，只要有一个输入信号为高电平，输出信号就为高电平；只有当两个输入信号都为低电平时，输出信号才为低电平。
或门的符号是一个大写字母“OR”。
3. 非门（NOT Gate）：非门是最简单的逻辑门，它只有一个输入信号，输出信号与输入信号相反，即当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
非门的符号是一个小写字母“NOT”。
4. 异或门（XOR Gate）：异或门接收两个输入信号，只有当两个输入信号不相同时，输出信号才为高电平；当两个输入信号相同时，输出信号为低电平。
异或门的符号是一个大写字母“XOR”。
5. 与非门（NAND Gate）：与非门是与门和非门的组合，即先进行与门操作，然后对结果取反。
与非门接收两个输入信号，只有当两个输入信号同时为高电平时，输出信号为低电平；否则输出信号为高电平。
与非门的符号是一个大写字母“NAND”。
6. 或非门（NOR Gate）：或非门是或门和非门的组合，即先进行或门操作，然后对结果取反。
或非门接收两个输入信号，只有当两个输入信号都为低电平时，输出信号为高电平；否则输出信号为低电平。
或非门的符号是一个大写字母“NOR”。
7. 异或非门（XNOR Gate）：异或非门是异或门和非门的组合，即先进行异或门操作，然后对结果取反。
异或非门接收两个输入信号，只有当两个输入信号相同时，输出信号为高电平；当两个输入信号不相同时，输出信号为低电平。
数电数字电子技术期末考试常用芯片功能总结
06
计数器芯片
二进制计数器芯片
01
02
03
04
二进制计数器芯片是数字电子 技术中常用的芯片之一，主要 用于对二进制数进行计数。
二进制计数器芯片通常具有加 法器和寄存器功能，能够实现 二进制数的加法运算和存储。
二进制计数器芯片在数字电路 设计中具有广泛的应用，如数 字钟表、频率计、电子秤等。
二进制计数器芯片的常见型号 包括74HC393、74HC160等
OR门芯片
总结词
实现逻辑或运算的芯片
详细描述
OR门芯片是一种常见的逻辑门芯片，用于实现逻辑或运算。当输入端中至少有 一个为高电平时，输出端为高电平；当输入端同时为低电平时，输出端为低电平 。
NOT门芯片
总结词
实现逻辑非运算的芯片
详细描述
NOT门芯片是一种常见的逻辑门芯片，用于实现逻辑非运算。当输入端为高电平时，输出端为低电平；当输入端 为低电平时，输出端为高电平。
JK触发器芯片
JK触发器芯片有两个主要输入端：J （置位）和K（复位），以及一个 时钟（Clk）输入端。
当复位信号为高电平且时钟信号 上升沿到来时，JK触发器会将内 部寄存器清零。
JK触发器芯片是一种具有置位、 复位和翻转功能的数字逻辑芯片 。
当置位信号为高电平且时钟信号 上升沿到来时，JK触发器会将内 部寄存器置为高电平。
04
任意进制计数器芯片
01
任意进制计数器芯片是一种能够 实现任意进制数计数的数字电子
技术芯片。
03
任意进制计数器芯片在数字电路 设计中具有广泛的应用，如频率
合成器、波形发生器等。
02
任意进制计数器芯片通常具有可 编程功能，能够根据需要设置不
常用集成门电路芯片及其应用
常用集成门电路芯片及其应用引言集成门电路芯片是数字逻辑电路中常见的元件，它能够实现逻辑运算，如与、或、非、异或等。
本文将介绍一些常用的集成门电路芯片及其应用，帮助读者了解它们在数字电路设计中的重要性。
1. 与门（AND Gate）与门是最基本的逻辑门之一，它的输出只有在所有输入均为高电平（逻辑“1”）时才为高电平，否则为低电平（逻辑“0”）。
常见的与门芯片有 7408、7411 等。
应用示例与门可以用于实现以下功能： - 将两个信号进行逻辑与运算，用于控制两个信号的联合条件。
- 实现译码器和多路选择器等复杂逻辑功能。
2. 或门（OR Gate）或门是另一个基本的逻辑门，它的输出只要有任何一个输入为高电平时就为高电平。
常见的或门芯片有 7402、7432 等。
应用示例或门可以用于实现以下功能： - 多个输入信号的逻辑或运算。
- 组合多个信号的状态。
3. 非门（NOT Gate）非门是一个非常简单的逻辑门，它只有一个输入和一个输出。
输出为输入的逻辑反.应用示例非门可以用于实现以下功能： - 实现逻辑反转功能，将输入信号取反。
异或门是一种特殊的逻辑门，它的输出在所有输入中仅在奇数个输入为高电平时为高电平。
异或门常用于数据比较和校验等应用场景。
应用示例异或门可以用于实现以下功能： - 数据比较，判断两个数据是否相等。
- 错误校验，检测数据传输过程中的错误。
5. 与非门（NAND Gate）与非门是与门和非门的组合，它的输出为与门输出取反。
常见的与非门芯片有 7400、7404 等。
应用示例与非门可以用于实现以下功能： - 除了实现与门的功能外，还可以实现逻辑非门的功能。
或非门是或门和非门的组合，它的输出为或门输出取反。
常见的或非门芯片有 7402、7403 等。
应用示例或非门可以用于实现以下功能： - 除了实现或门的功能外，还可以实现逻辑非门的功能。
7. 三态门（Tri-state Gate）三态门是一种特殊的逻辑门，它的输出可以处于高电平、低电平或高阻态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74ls138摘要：74LS138 为3 －8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其中LS是指采用低功耗肖特基电路.引脚图：工作原理：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
内部电路结构：功能表真值表：简单应用：74ls139：74LS139功能:54/74LS139为2 线－4 线译码器,也可作数据分配器。
其主要电特性的典型值如下：型号 54LS139/74LS139 传递延迟时间22ns 功耗34mW当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。
若将选通端（G1）作为数据输入端时，139 还可作数据分配器。
74ls139引脚图：引出端符号：A、B：译码地址输入端G1、G2 ：选通端（低电平有效）Y0～Y3：译码输出端（低电平有效74LS139内部逻辑图:74LS139真值表：74ls164:164 为8 位移位寄存器,其主要电特性的典型值如下：54/74164 185mW 54/74LS164 80mW当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。
串行数据输入端（A，B）可控制数据。
当A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。
当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。
引脚功能：CLOCK ：时钟输入端CLEAR：同步清除输入端（低电平有效）A，B ：串行数据输入端QA－QH：输出端(图1 74LS164封装图)(图2 74LS164 内部逻辑图)极限值电源电压7V 输入电压……… 5.5V工作环境温度54164………… -55～125℃74164………… -0～70℃储存温度……-65℃～150℃(图3 真值表)H－高电平L－低电平X－任意电平↑－低到高电平跳变QA0,QB0,QH0 －规定的稳态条件建立前的电平QAn,QGn －时钟最近的↑前的电平(图4 时序图)应用实例：如图所示的电原理图，利用74LS164串行输入并行输出芯片作一个简单的电子钟，要求四个数码管显示时钟；其中LED1显示小时的十位，LED2显示小时的个位，LED3显示分钟的十位，LED4显示分钟的个位。
解：采用单片机的串行口输出字形码，用74LS164和74LS139作为扩展芯片。
74LS164的功能是将80C51串行通信口输出的串行数据译码并在其并口线上输出，从而驱动LED 数码管。
74LS139是一个双2-4线译码器，它将单片机输出的地址信号译码后动态驱动相应的LED。
因74LS139电流驱动能力较小，故用末级驱动三极管9013作为地址驱动。
将4只LED的字段位都连在一起，它们的公共端则由74LS139分时选通，这样任何一个时刻，都只有一位LED在点亮，也即动态扫描显示方式，其优点使用串行口进行LED通信程序编写相当简单，用户只需将需显示的数据直接送串口发送缓冲器，等待串行发送完毕标志位即可。
串行动态LED扫描电路参考程序：org 0100hmov scon,#00hmain:mov r3,#00hloop:mov r4,#0e8hdelay:acall displaydinz r4,delayinc r3cjne r3,#oah,loopajmp maindisplay:clr p3.2clr p3.3acall dispacall delay1setb p3.3acall dispacall delay1setb p3.3clr p3.2acall dispacall delay1setb p3.2setb p3.3acall dispacall delay1retdisp: mov a,r3mov dptr,#tablemovc a,@a+dptrmov buff,await: jnb ti,waitclr tiretdelay1:mov r6,#10hloop1:mov r7,#38hloop2:djnz r7,loop2djnz r6,loop1rettable :db 0c0h,0f9h,oa4h,0b0h,99hdb 92h,82h,0f8h,80h,90hend74ls373:简要说明:74LS373是八D锁存器(3S,锁存允许输入有回环特性)，常应用在地址锁存及输出口的扩展中。
SN74LS373, SN74LS374 常用的8d锁存器,常用作地址锁存和i/o输出. 可以用74hc373代换. 74LS373是低功耗肖特基TTL8D锁存器，74H373是高速CMOS器件，功能与74LS373相同，两者可以互换。
74LS373内有8个相同的D型(三态同相)锁存器，由两个控制端(11脚G或EN；1脚OUT、CONT、OE)控制。
当OE接地时，若G为高电平，74LS373接收由PPU输出的地址信号；如果G为低电平，则将地址信号锁存。
工作原理：74LS373的输出端O0~O7可直接与总线相连。
当三态允许控制端OE为低电平时，O0~O7为正常逻辑状态，可用来驱动负载或总线。
当OE为高电平时，O0~O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端LE为高电平时，O 随数据D而变。
当LE为低电平时，O被锁存在已建立的数据电平。
74LS373引脚(管脚)图:74LS373内部逻辑图：74LS373真值表：利用74LS373设计的一个超实用型抢答器：利用74LS373设计的抢答器电路它由一片8D锁存器74LS373。
8只组别按键开关S1-S8，8组别抢答有效的状态显示发光二极管L1-L8，一个复位按键FW等组成。
该8路竞赛抢答器，每组受控于一个抢答按键开关，高电平表示抢答有效。
设置主持人控制键FW用于控制整个系统清0和抢答有效开始控制的启动。
每按下一次复位键FW时，使8D锁存器的控制端G为高电平，若组别按键开关S1～S8中任何一个都没按下，即对应8D锁存器的输入端D均为低电平，则此时8个输出端均为低电平,对应的发光二极管均不点亮，表示抢答者正在准备抢答状态。
按下复位键FW时，8D锁存器的控制端G为高电平，若组别按键开关S1-S8中存在一个或几个处于按下状态，即与之对应的8D锁存器的输入端D为高电平，此时与之对应的8D锁存器的输出端立即为高电平，对应的发光二极管被点亮，表示抢答者违规了。
只有每按下一次复位键FW，并在复位键FW抬起后，抢答才是有效的。
系统具有第一抢答信号鉴别和锁存功能。
在主持人将系统复位并使抢答有效开始后,第一抢答者按下抢答按钮。
对应的输入引脚接高电位1，8D锁存器的对应输出端立即为高电平1。
二极管VD1-VD8组成了或门电路。
使三极管VT1基极得到高电位而饱和导通使锁存器的G 为低电平,将8D锁存器的输入信号锁存在了输出端,输入端的信号变化将不在影响输出端。
对应点亮的发光二极管指示出第一抢答者的组别。
在显示有效的组别的同时，也可同时采用蜂鸣器警示。
设计特点：8D锁存器74LS373的允许端G的控制信号不是周期固定的脉冲信号，而是将取自锁存器输出端的信号处理后得到的，保证电路结构最简洁、处理时间最快捷，同时减少了脉冲源存在可能带来的干扰，使电路性能更可靠。
74ls151：简要说明：8选1数据选择器（有选通输入端，互补输出）151为互补输出的8选1数据选择器，共有54/74151、54/74S151、74LS151三种线路结构形式，其主要电特性的典型值如下：数据选择端（ABC）按二进制译码，以从8个数据（D0-D7）中选取1个所需的数据。
只有在选通端STROBE为低电平时才可选择数据。
151有互补输出端（Y、W），Y输出原码，W输出反码。
管脚图：引出端符号：A、B、C 选择输入端D0-D7 数据输入端STROBE 选通输入端（低电平有效）W 反码数据输出端Y 数据输出端功能表：逻辑图：极限值：电源电压 ------------------------------------------7V 输入电压54/74151、54/74S151---------------------------------5.5V 54/74LS151 ------------------------------------7VCD4532:图为CD4532编码芯片引脚仿真分布图（GND 为第8脚，VCC为16脚省略未画出）EI引脚为高电平的时候，D0~D7输入相应的电平信号时Q0~Q2可以输出不同的二进制数据，同时EO输出低电平，GS输出高电平，D0~D7与Q0~Q2的关系如下：D0 为高电平Q2Q1Q0 输出000D1 为高电平Q2Q1Q0 输出001D2 为高电平Q2Q1Q0 输出010D3 为高电平Q2Q1Q0 输出011D4 为高电平Q2Q1Q0 输出100D5 为高电平Q2Q1Q0 输出101D6 为高电平Q2Q1Q0 输出110D7 为高电平Q2Q1Q0 输出111。
以下电路可以印证这种状态，在D6按键按下输入高电平时，GS EO Q2 Q1 Q0分别输出10110。
图为测试CD4532引脚的状态我们都非常熟悉7LS138这个芯片把3个引脚的输出状态扩展为8个引脚输出的状态。
使用CD4532你就可以将8个输入引脚的状态转化为3个引脚的输入状态。
在单片机项目开发过程中，如果单片机引脚作为接收外界信号不够用时，实用CD4532是非常实用的。
555:555时基电路的特点:555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。
但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。
此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。
由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体.图为555集成电路内部结构图：555集成电路是8脚封装，双列直插型，如图所示：555时基集成电路各引脚功能描述：脚①是公共地端为负极；脚②为低触发端TR，低于1／3电源电压以下时即导通；脚③是输出端V，电流可达2000mA;脚④是强制复位端MR，不用可与电源正极相连或悬空;脚⑤是用来调节比较器的基准电压，简称控制端VC，不用时可悬空，或通过0.01μF电容器接地;脚⑥为高触发端TH，也称阈值端，高于2/3电源电压发上时即截止;脚⑦是放电端DIS;⑧是电源正极VC。