数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案
数字设计原理与实践答案整理
1.3ASIC Application-Specific Integrated CircuitCAD Computer-Aided DesignCD Compact DiscCO Central OfficeCPLD Complex Programmable Logic DeviceDIP Dual In-line PinDVD Digital Versatile DiscFPGA Field-Programmable Gate ArrayHDL Hardware Description LanguageIC Integrated CircuitIP Internet ProtocolLSI Large-Scale IntegrationMCM Multichip ModuleMSI Medium-Scale IntegrationNRE Nonrecurring EngineeringPBX Private Branch ExchangePCB Printed-Circuit BoardPLD Programmable Logic DevicePWB Printed-Wiring BoardSMT Surface-Mount TechnologySSI Small-Scale IntegrationVHDL VHSIC Hardware Description LanguageVLSI Very Large-Scale Integration1.4ABEL Advanced Boolean Equation LanguageCMOS Complementary Metal-Oxide SemiconductorJPEG Joint Photographic Experts GroupMPEG Moving Picture Experts GroupOK 据说是Oll Korrect（All Correct）的缩写。
数电课设参考文献
数电课设参考文献在进行数电课设项目时，查找并参考相关文献是非常重要的一步。
正确选择适合的参考文献有助于深入理解该课设项目的背景、原理和方法，提供实验思路和设计方案，以及解决可能遇到的问题。
以下是一些关于数电课设的参考文献，供您参考：1. M. Morris Mano, Michael D. Ciletti -《数字设计》(Digital Design)：这是一本经典的数电教材，主要内容涵盖了数字逻辑和设计的基础知识，包括逻辑门、组合逻辑电路、时序逻辑电路等。
2. John F. Wakerly -《数字设计原理》(Digital Design Principles and Practices)：此书对数字逻辑设计进行了深入的介绍，包括数字系统建模、逻辑门、计数器和寄存器等内容。
书中还包含大量的实例和习题，方便读者巩固所学知识。
3. Thomas L. Floyd -《数字基础知识与逻辑设计》(Digital Fundamentals and Logic Design)：这本书详细解释了数字电路和逻辑设计的基本原理和方法。
它提供了广泛的知识，包括布尔代数、逻辑门、组合逻辑和时序逻辑等。
4. Stephen Brown, Zvonko Vranesic -《数字逻辑和计算机设计》(Fundamentals of Digital Logic with VHDL Design)：这本书介绍了数字逻辑设计和计算机组成的基本原理。
它使用VHDL语言进行设计，并探讨了数字系统的建模和仿真。
5. Kai-Tai Song, Yanwen Jin -《数字逻辑与数字系统设计》(Digital Logic and Digital System Design)：这本书从数字逻辑的基础开始，深入介绍了数字系统设计的各个方面，包括算术电路、时序电路和存储器等。
6. Frank Vahid -《数字系统设计》(Digital Systems Design)：此书对数字系统的设计提供了广泛的覆盖，包括数字逻辑设计、计算机组成和基本的设计方法。
课程设计---多通道数据分时传送系统的设计
多通道数据分时传送系统的设计一、设计摘要：现在通信技术是社会上的热门专业，而数据传输中传送的并行数据想要用来处理需要进行分离和重组，将他们每一个并行数据抽离出来进行重新排序和处理，从而形成了可以单独处理的数据为后续的电路做准备，这也是所有的数据传输电路中必须的一部分，做好这一步将会为我们后续的工作能够顺利的完成做出一个很好的铺垫作用。
本论文中用到的方法很简单，也就是从前往后一步一步的进行推理，知道最后结果实现。
其中硬件的模拟是利用multisim软件，而软件的仿真是利用了QuartusII软件进行的。
二、设计具体要求：1）列出真值表；2）画出逻辑图；3）试用Verilog HDL进行仿真；三、多通道数据分时传送系统原理：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74×154，为4～16线译码器，数据选择器选用74×151，为8选1数据选择器。
四、关键字：多通道数据，分时传送系统，数字仿真，数字设计，74×154数据分配器、74×151数据选择器、Verilog HDL语言、multisim软件、QuartusII软件、真值表、数字逻辑图。
五、设计环节1、真值表EN ADD3 ADD2 ADD1 H BUS0 0 0 0 x¯00z0 0 0 1 x¯01z1 0 1 0 x¯02z20 1 1 x¯03z31 0 0 x¯04z4 1 0 1 x¯05z5 1 1 0 x¯06z6 1 1 1 x¯07z71 0 0 0 x¯08z80 0 1 x¯09z90 1 0 x¯10z100 1 1 x¯11z110 0 0 x¯12z121 0 1 x¯13z131 1 0 x¯14z141 1 1 x¯15z152、运用QuartusII 软件画出的电路图加输入输出后的逻辑图如下3、波形仿真图如下4、verilog源程序ModuleVrfenshi(EN,A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5, B6,B7,ADD,Z);inputA0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7,EN,A DD;input [0:2] ADD;output [0:15] Z;reg [0:15] Z;always @ (EN or A or B or ADD)beginif(A & B & ADD)case (EN)0:case (ADD)0: Z = A0;1: Z = A1;2: Z = A3;3: Z = A4;4: Z = A5;5: Z = A6;6: Z = A6;7: Z = A7;default : Z= Z;1:case (ADD)0: Z = B0;1: Z = B1;2: Z = B2;3: Z = B3;4: Z = B4;5: Z = B5;6: Z = B6;7: Z = B7;default : Z=Z;endcaseelsedefault;{A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7} = Z; endendmodule四、结论本设计通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．通过此种方法则实现了多通道分时传送的目的，即完成了多通道分时传送系统的数字设计。
数字设计原理与实践第2章答案
2.2将下面的八进制数转换成二进制数和十六进制数：(a) 12348=10100111002=29C16(c) 3655178=111101011010011112=1EB4F16(e) 7436.118=111100011110.0010012=F1E.24162.3将下面的十六进制数转换成二进制数和八进制数：(a) 102316=10000001000112=100438(c) ABCD16=10101011110011012=1257158(e) 9E36.7A16=1001111000110110.01111012=117066.364 82.5 将下面的数转换成十进制：(e) 10100.11012=20.812510(f) F3A516=6237310(g) 120103=13810(i) 71568=3694102.6 完成下面的数制转换：(e) 13210=100001002(f) 2385110 =5D2B16(g) 72710=104025(i) 143510=263382.7 将下面的二进制数相加，指出所有的进位：解：2.8利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位。
解：2.9 将下面的八进制数相加：(b) 5 7 7 3 4+ 1 0 6 6解：(b) C 1 1 1 1 05 7 7 3 4+ 1 0 6 66 1 0 2 22.10 将下面的十六进制数相加：(b) 4 F 1 A 5+ B 8 D 5解：(b) 4 F 1 A 5+ B 8 D 55 A A 7 A2.11 写出下面每个十进制数的8位符号—数值、二进制补码、二进制反码表示：+25、+120、+82、42、6、111。
解：对正数来说，规定其符号—数值、二进制补码、二进制反码表示相同，符号位为0。
对负数，规定其符号—数值码为对应整数的符号—数值码符号位取反，其二进制补码为对应整数的补码，其二进制反码为对应整数的反码。
数字设计原理与实践第四章答案
=W X Y Z Z+W X X Y Z
+W W X Y Z +W X Y Y Z
0
习题4.6(b)
F = A B +A B C D+A B D E+A B C E+A B C E
F X Y Z = X,Y,Z (1， 2, 4, 7) FD = X,Y,Z (0,3,5,6) X,Y,Z (1,2, 4, 7) =F
所以是自对偶的
习题4.47
（e）F’(A,B,…,Z)=FD(A’,B’,…,Z’) FD(A,B,…,Z)=F’(A’,B’,…,Z’) P135 当为1的变量数大于3个时，
00 01
11
10 0
0 0
0 0
0
习题4.24
(X+Y)(X'+Z)=XX'+XZ+X'Y+YZ = XZ+X'Y+YZ （由T11） =XZ+X'Y 证毕 习题4.25
N输入与门可以由N-1个2输入的与来实现。 对于N输入与非门是不可以由N-1个2输入的 与非门来实现的。可举反例来证明。
F=A B A B+A B
习题4.36
A
B
F
0 0 1 1
0 1 0 1
1 0 0 1
F=A
B A B+A B
习题4.39
两输入的与非门可以构成完全集； 由题可知，2 输入的与门，或门，反相器可 以构成完全集，所以只要证明 2 输入的与门， 或门，反相器可以由与非门来表示， AB=((AB)')'=((AB)'·1)' A+B=((A+B)')'=(A'·B')' =((A·A)'·(B·B)')' A'=(A·A)'
数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案(第七章)
7.7 利用带有使能端的T触发器和组合逻辑构造J-K触发器
JK触发器：Q* = J·Q’ + K’·Q T触发器：Q* = EN·Q’ + EN’·Q 激励方程：EN = （J·Q’ + K’·Q ）Q ＝ J·Q’ + K·Q
7.12
Z
Excitation equations：
D1 Q1 Q2
1 0 0
1 0 1 0 0
0 0 0
1 0 0 0 0
1 0 0
LR3
1
IDLE
0
0
0
7.44
输入信号：1表示有效，0表示无效
7.46
A=00,B=01,C=11,D=10
D1
D1
D2
(D1D2) D2
Q1Q2 00 Q3X
Q1*Q2*Q3*/H U 01 11 110/1 000 010/1 001 001 111/1 101/1 001
X’YZ
X’Z’
对A状态，不满足完备性，少了(X+YZ)’ 对B状态，不满足互斥性，多了W’Y’ 对C状态，满足二义性 对D状态，不满足互斥性，多了XY，并且不满足完备性， 少了(X+Y’)’
L2
7.24修改状态图
L3
H’ 1
H’ 1
H
L1
1 L L·H’·R’ H 1 H+L·R H H
H’·L’·R’
X+Z
对A状态，不满足完备性，少了X’Z 对B状态，不满足互斥性，多了(W+Y)(X+Z)，少了W’X’Y’Z’ 对C状态，不满足互斥性，多了(W+Z)(X+Y)，并且不满足完备 性，少了W’X’Y’Z’ 对D状态，不满足互斥性，多了WYZ+WX’Z，并且不满足 完备性，少了(WZ+XY)’
数字设计原理与实践第四版课后习题答案
数字设计原理与实践 (第四版 )_课后习题答案数字设计原理与实践 (第四版) 是一本广泛使用于电子工程、计算机科学等领域的教材，它介绍了数字电路的基础知识和设计方法。
课后习题是巩固学习内容、提高理解能力的重要部分。
下面是一些课后习题的答案，供参考。
第一章绪论1. 什么是数字电路？数字电路是一种使用二进制数表示信息并通过逻辑门实现逻辑功能的电路。
2. 简述数字系统的设计过程。
数字系统的设计过程包括需求分析、系统规格说明、逻辑设计、电路设计、测试和验证等步骤。
3. 简述数字电路的分类。
数字电路可以分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路的输出只取决于当前输入，时序逻辑电路的输出还受到过去输入的影响。
4. 什么是门电路？门电路是由逻辑门组成的电路，逻辑门是实现逻辑运算的基本模块。
第二章组合逻辑电路设计基础1. 简述一下布尔代数的基本概念。
布尔代数是一种用于描述逻辑运算的数学系统。
它包括逻辑变量、逻辑表达式、逻辑运算等概念。
2. 简述编码器和译码器的功能和应用。
编码器用于将多个输入信号转换为较少的输出信号，译码器则将少量输入信号转换为多个输出信号。
它们常用于数据压缩、信号传输和地址译码等应用中。
3. 简述多路选择器的功能和应用。
多路选择器根据选择信号选择其中一个输入信号并输出，它可以实现多个输入信号的复用和选择。
它常用于数据选择、信号传输和地址译码等应用中。
第三章组合逻辑电路设计1. 简述组合逻辑电路的设计方法。
组合逻辑电路的设计方法包括确定逻辑功能、编写逻辑表达式、绘制逻辑图和验证电路正确性等步骤。
2. 请设计一个3位二进制加法器。
一个3位二进制加法器可以通过将两个2位二进制加法器和一个与门连接而成。
3. 简述半加器和全加器的功能和应用。
半加器用于实现两个二进制位的相加，它的输出包括和位和进位位。
全加器则用于实现三个二进制位的相加，它的输出包括和位和进位位。
它们常用于二进制加法器的设计。
第四章时序逻辑电路设计基础1. 简述触发器的功能和应用。
数字设计-原理与实践(第四版)课后习题答案
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.65 在图 3-32（b)中，有多少电流与功率被浪费了。 解：浪费的电流为流过 4kΩ电阻的电流：
I=(5-0.24)/4=1.19 mA 浪费的功率为上述电流经过两个电阻产生的功率： P = RI2 = 4.2 x (1.19)2 = 5.95 mW
解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应 的输入为 2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声 容限为：2.4-1.5=0.9 V。
3.26 利用表 3-3 计算 74HC00 的 p 通道和 n 通道的导通电阻。 解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V） 表中所列输出电压与电流关系如图所示：
=157255.5756748 2.5 将下面的数转换成十进制数。
(a) 11010112=107 (b) 1740038=63491 (c) 101101112=183
(d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516=
62373
(g) 120103=138
(h) AB3D16=43837
(i) 71568=3694
(j) 15C.3816=348.21875
2.6 完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012
(d) 9714= 227628
(e) 132= 10 000 1002 (f) 23851= 5D2B16
(g) 727= 104025
(h) 57190=DF6616 (i) 1435=26338
(j) 65113=FE5916
2.7 将下面的二进制数相加，指出所有的进位：
(a) S：1001101 C：100100
(b) S: 1010001 C: 1011100
(c) S: 101000000 C: 111111110
数字逻辑第 3 章参考解答：
3.11 对图 X3.11（a）所示的 AOI 电路图，采用 AND，OR,INV 画出对 应的逻辑图。
解： Z = (A ⋅ B + C + D)'
3.12 对图 X3.11（b）所示的 OAI 电路图，采用 AND，OR,INV 画出对 应的逻辑图。
解： Z = ((A + B)⋅ C ⋅ D)'
根据电流定律，高态输出时可以建立下列方程：
⎜⎜⎝⎛
0.35 Rp
−
0.02 ⎟⎟⎠⎞
=
4.4 Rn
⎜⎜⎝⎛
0.91 Rp
−
4 ⎟⎟⎠⎞
=
3.84 Rn
联立求解可得： Rp = 0.151kΩ = 151Ω
低态输出时可以建立下列方程：
⎜⎜⎝⎛
0.1 Rn
−
0.02 ⎟⎟⎠⎞
=
4.65 Rp
⎜⎜⎝⎛
0.33 Rn
若是 7 状态或者 8 状态呢？
解：3 位二进制编码有 8 种形式。
对于 5 状态，这是一个 8 中取 5 的排列：N=8x7x6x5x4= 6720
对于 7 状态，这是一个 8 中取 7 的排列：N=8x7x6x5x4x3x2= 40320 对于 8 状态，种类数量与 7 状态时相同。 2.34 若每个编码字中至少要含有一个 0，对于表 2-12 的交通灯控制 器，有多少种不同的 3 位二进制编码方式？ 解：在此条件下，只有 7 种可用的 3 位二进制码，从中选取 6 个进行 排列，方式数量为：N=7x6x5x4x3x2=5040 2.35 列出图 2-5 的机械编码盘中可能会产生不正确位置的所有“坏” 边界。 解：001/010、011/100、101/110、111/000 2.36 作为 n 的函数，在使用 n 位二进制编码的机械编码盘中有多少 个“坏”边界？ 解：有一半的边界为坏边界：2n-1。
I=3.84/0.82=4.683 > 4mA 不能驱动。 e) 1kΩ接 Vcc：考虑低态输出，等效电路如下：
I=（5-0.33）/1=4.67 > 4mA 不能驱动。 f) 1.2kΩ接 Vcc, 820Ω接地：需要分别考虑低态输出和高态输出。 低态输出等效电路如下：
I=（2.03-0.33）/0.487 = 3.49 < 4mA 可以驱动。 高态输出等效电路如下：
−
4 ⎟⎟⎠⎞
=
4.42 Rp
联立求解可得： Rn = 0.060kΩ = 60Ω
3.27 对 于 表 3-3 所 列 的 74HC00 ， 若 设 VOLmax=0.33V,VOHmin=3.84V,Vcc=5V,对于下列电阻负载，确定该系列的
商用器件是否能够驱动（任何情况下输出电流不能超出 IOLmax 和 IOHmax）. 解：根据表 3-3，对于选定的输出电压，最大输出电流限制为 4mA. c)820Ω接地：考虑高态输出，等效电路如下：
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下：
初态：VL=0.2V
终态：VH=4.45V
换路后的等效电阻：R=164Ω
电路时间常数： τ = RC = 16.4ns
输出电压随时间变化关系为：
( ) VOUT = VL + VH − VL (1 − e−t /τ )
由上式可以得出从 1.5V 到 3.5V 的上升时间为：
I=（3.84-2.03）/0.487 = 3.72 < 4mA 可以驱动。
3.40 一个发光二极管导通时的电压降约为 2.0V，正常发光时需要约 5mA 的电流。当发光二极管如图 3－54（a）那样连接时，确定上拉电 阻的适当值。 解：根据 3.7.5 所给的条件，低态输出电平 VOLmax=0.37V。 对应等效 电路如下：
换路后的等效电阻：R=90Ω
电路时间常数： τ = RC = 9ns
输出电压随时间变化关系为：
( ) VOUT = VL + VH − VL e−t /τ
由上式可以得出从 3.5V 到 1.5V 的下降时间为：
Δt = τ ln 3.5 − VL ≈ 9.1ns 1.5 − VL
3.69 分析图 3-37 所示反相器的上升时间，设 RL=900Ω，VL=2V。 解：与上题类似进行分析，当输出从低态转为高态时，可以等效为开 关 K 从位置 12 到位置 1。
(b)1011 1111+1101 1111= 1001 1110 不存在溢出
(c)0101 1101+0011 0001= 10001110 存在溢出
(d)0110 0001+0001 1111= 1000 0000 存在溢出
2.33 对于 5 状态的控制器，有多少种不同的 3 位二进制编码方式？
2.11 写出下面每个十进制数的 8 位符号－数值，二进制补码，二进
制反码表示。
(a) +25 原码: 0001 1001 反码: 0001 1001 补码: 0001 1001
(b) +120
0111 1000
0111 1000
0111 1000
(c) +82
0101 0010
0101 0010
0101 0010
13 画出 NOR3 对应的电路图。 解：3 输入端或非门结构应为：上部 3 个 P 管串联，下部 3 个 N 管并 联，结构如图所示。
3.15 画出 OR2 所对应的电路图。 解：在 NOR2 电路的输出端后面级联一个 INV。
3.59 画出图 X3.59 逻辑图所对应的电路图。 解：
3.21 若输出低电平阈值和高电平阈值分别设置为 1.5V 和 3.5V，对 图 X3.21 所示的反相器特性，确定高态与低态的 DC 噪声容限。
Δt = τ ln VH −1.5 ≈ 19ns VH − 3.5
数字逻辑第四章参考解答：
4-5 根据 Demorgan 定理， X + Y ⋅ Z 的补为 X '⋅Y '+Z ' 。但这两个函数在 XYZ=110 时都等于 1。对于一个给定的输入组合，一个函数和其补函 数怎么能都等于 1 呢？出了什么错误？ 答：在利用定理时，没有考虑到运算先后顺序，正确的补函数应该为：
10010
00101 00110 01001 01010 01100 01110
3.68 分析图 3-37 所示反相器的下降时间，设 RL=900Ω，VL=2V。 解：该电路图可以等效为下列带开关的一阶电路图。当输出从高态转 为低态时，可以等效为开关 K 从位置 1 转到位置 2。
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下：
初态：VH=1 章习题参考答案:
1-6 一个电路含有一个 2 输入与门（AND2），其每个输入/输出端上都 连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该 电路简化？ 解：电路图和真值表如下：
由真值表可以看出，该电路与一个 2 输入或门（OR2）相同。
第 2 章习题参考答案: 2.2 将下面的八进制数转换成二进制数和十六进制数。
(c) ABCD16=1010 1011 1100 11012=1257158
(d) C35016=1100 0011 0101 00002=1415208
(e)9E36.7A16=1001 1110 00110110.0111 10102=117066.3648
(f)DEAD.BEEF16=1101 1110 1010 1101.1011 1110 1110 11112
(d) S: 11011111 C: 11000000
2.8 利用减法而不是加法重复训练题 2.7，指出所有的借位而不是进