数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案(第七章)
数字设计原理与实践答案整理
1.3ASIC Application-Specific Integrated CircuitCAD Computer-Aided DesignCD Compact DiscCO Central OfficeCPLD Complex Programmable Logic DeviceDIP Dual In-line PinDVD Digital Versatile DiscFPGA Field-Programmable Gate ArrayHDL Hardware Description LanguageIC Integrated CircuitIP Internet ProtocolLSI Large-Scale IntegrationMCM Multichip ModuleMSI Medium-Scale IntegrationNRE Nonrecurring EngineeringPBX Private Branch ExchangePCB Printed-Circuit BoardPLD Programmable Logic DevicePWB Printed-Wiring BoardSMT Surface-Mount TechnologySSI Small-Scale IntegrationVHDL VHSIC Hardware Description LanguageVLSI Very Large-Scale Integration1.4ABEL Advanced Boolean Equation LanguageCMOS Complementary Metal-Oxide SemiconductorJPEG Joint Photographic Experts GroupMPEG Moving Picture Experts GroupOK 据说是Oll Korrect（All Correct）的缩写。
课程设计---多通道数据分时传送系统的设计
多通道数据分时传送系统的设计一、设计摘要：现在通信技术是社会上的热门专业，而数据传输中传送的并行数据想要用来处理需要进行分离和重组，将他们每一个并行数据抽离出来进行重新排序和处理，从而形成了可以单独处理的数据为后续的电路做准备，这也是所有的数据传输电路中必须的一部分，做好这一步将会为我们后续的工作能够顺利的完成做出一个很好的铺垫作用。
本论文中用到的方法很简单，也就是从前往后一步一步的进行推理，知道最后结果实现。
其中硬件的模拟是利用multisim软件，而软件的仿真是利用了QuartusII软件进行的。
二、设计具体要求：1）列出真值表；2）画出逻辑图；3）试用Verilog HDL进行仿真；三、多通道数据分时传送系统原理：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74×154，为4～16线译码器，数据选择器选用74×151，为8选1数据选择器。
四、关键字：多通道数据，分时传送系统，数字仿真，数字设计，74×154数据分配器、74×151数据选择器、Verilog HDL语言、multisim软件、QuartusII软件、真值表、数字逻辑图。
五、设计环节1、真值表EN ADD3 ADD2 ADD1 H BUS0 0 0 0 x¯00z0 0 0 1 x¯01z1 0 1 0 x¯02z20 1 1 x¯03z31 0 0 x¯04z4 1 0 1 x¯05z5 1 1 0 x¯06z6 1 1 1 x¯07z71 0 0 0 x¯08z80 0 1 x¯09z90 1 0 x¯10z100 1 1 x¯11z110 0 0 x¯12z121 0 1 x¯13z131 1 0 x¯14z141 1 1 x¯15z152、运用QuartusII 软件画出的电路图加输入输出后的逻辑图如下3、波形仿真图如下4、verilog源程序ModuleVrfenshi(EN,A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5, B6,B7,ADD,Z);inputA0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7,EN,A DD;input [0:2] ADD;output [0:15] Z;reg [0:15] Z;always @ (EN or A or B or ADD)beginif(A & B & ADD)case (EN)0:case (ADD)0: Z = A0;1: Z = A1;2: Z = A3;3: Z = A4;4: Z = A5;5: Z = A6;6: Z = A6;7: Z = A7;default : Z= Z;1:case (ADD)0: Z = B0;1: Z = B1;2: Z = B2;3: Z = B3;4: Z = B4;5: Z = B5;6: Z = B6;7: Z = B7;default : Z=Z;endcaseelsedefault;{A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7} = Z; endendmodule四、结论本设计通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．通过此种方法则实现了多通道分时传送的目的，即完成了多通道分时传送系统的数字设计。
数字设计原理与实践第2章答案
2.2将下面的八进制数转换成二进制数和十六进制数：(a) 12348=10100111002=29C16(c) 3655178=111101011010011112=1EB4F16(e) 7436.118=111100011110.0010012=F1E.24162.3将下面的十六进制数转换成二进制数和八进制数：(a) 102316=10000001000112=100438(c) ABCD16=10101011110011012=1257158(e) 9E36.7A16=1001111000110110.01111012=117066.364 82.5 将下面的数转换成十进制：(e) 10100.11012=20.812510(f) F3A516=6237310(g) 120103=13810(i) 71568=3694102.6 完成下面的数制转换：(e) 13210=100001002(f) 2385110 =5D2B16(g) 72710=104025(i) 143510=263382.7 将下面的二进制数相加，指出所有的进位：解：2.8利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位。
解：2.9 将下面的八进制数相加：(b) 5 7 7 3 4+ 1 0 6 6解：(b) C 1 1 1 1 05 7 7 3 4+ 1 0 6 66 1 0 2 22.10 将下面的十六进制数相加：(b) 4 F 1 A 5+ B 8 D 5解：(b) 4 F 1 A 5+ B 8 D 55 A A 7 A2.11 写出下面每个十进制数的8位符号—数值、二进制补码、二进制反码表示：+25、+120、+82、42、6、111。
解：对正数来说，规定其符号—数值、二进制补码、二进制反码表示相同，符号位为0。
对负数，规定其符号—数值码为对应整数的符号—数值码符号位取反，其二进制补码为对应整数的补码，其二进制反码为对应整数的反码。
数字电路中冒险的检测及消除
数字电路中冒险的检测及消除摘要：冒险是数字电路设计中不正确设计导致的。
本文简要介绍了数字电路中冒险的检测及消除的常用方法。
关键词：数字电路，冒险、检测、消除The checkout and elimination of static-hazard in digital circuit Abstract：The hazard is the wrong design of digital design. In this article, we will introduce the way to find static-hazard and the solution to the problem.Key words：digital circuit, hazard, checkout, eliminate由于电路延迟，逻辑电路的瞬态特性（transient behavior）可能与稳态分析得到的不同。
特别是，在稳态分析下的不变输出可能会产生短脉冲，常常称为尖峰或闪烁。
若电路可能存在尖峰，就说它存在冒险（hazard）；或者是由于信号在传输和处理过程中经过不同的逻辑门、触发器或逻辑单元时产生时差,造成信号的原变量和反变量状态改变的时刻不一致，产生错误瞬间。
根据电路输出的使用情况，系统的操作可能会受到某些突变的假信号的不利影响，这种假信号竞争就可能造成冒险。
冒险现象可能将直接影响电路工作的稳定性、可靠性,甚至会导致整个数字系统的错误动作和逻辑紊乱。
因此,如何解决竞争冒险问题就成为数字电路设计中非常关键的环节。
冒险分为静态冒险和动态冒险。
本文中我们主要讨论静态冒险。
静态冒险分为静态1型冒险和静态0型冒险。
静态1型冒险是指在对电路功能的稳态分析后，期望输出保持良好的静态1时，电路的输出可能会产生0尖峰的可能性；静态0型冒险是指当预期电路有静态0输出时却存在产生1尖峰的可能性。
一、冒险的检测消除冒险，首先需要检测出冒险。
数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案(第七章)
7.7 利用带有使能端的T触发器和组合逻辑构造J-K触发器
JK触发器：Q* = J·Q’ + K’·Q T触发器：Q* = EN·Q’ + EN’·Q 激励方程：EN = （J·Q’ + K’·Q ）Q ＝ J·Q’ + K·Q
7.12
Z
Excitation equations：
D1 Q1 Q2
1 0 0
1 0 1 0 0
0 0 0
1 0 0 0 0
1 0 0
LR3
1
IDLE
0
0
0
7.44
输入信号：1表示有效，0表示无效
7.46
A=00,B=01,C=11,D=10
D1
D1
D2
(D1D2) D2
Q1Q2 00 Q3X
Q1*Q2*Q3*/H U 01 11 110/1 000 010/1 001 001 111/1 101/1 001
X’YZ
X’Z’
对A状态，不满足完备性，少了(X+YZ)’ 对B状态，不满足互斥性，多了W’Y’ 对C状态，满足二义性 对D状态，不满足互斥性，多了XY，并且不满足完备性， 少了(X+Y’)’
L2
7.24修改状态图
L3
H’ 1
H’ 1
H
L1
1 L L·H’·R’ H 1 H+L·R H H
H’·L’·R’
X+Z
对A状态，不满足完备性，少了X’Z 对B状态，不满足互斥性，多了(W+Y)(X+Z)，少了W’X’Y’Z’ 对C状态，不满足互斥性，多了(W+Z)(X+Y)，并且不满足完备 性，少了W’X’Y’Z’ 对D状态，不满足互斥性，多了WYZ+WX’Z，并且不满足 完备性，少了(WZ+XY)’
数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案
3.65 在图 3-32（b)中，有多少电流与功率被浪费了。 解：浪费的电流为流过 4kΩ电阻的电流：
I=(5-0.24)/4=1.19 mA 浪费的功率为上述电流经过两个电阻产生的功率： P = RI2 = 4.2 x (1.19)2 = 5.95 mW
解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应 的输入为 2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声 容限为：2.4-1.5=0.9 V。
3.26 利用表 3-3 计算 74HC00 的 p 通道和 n 通道的导通电阻。 解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V） 表中所列输出电压与电流关系如图所示：
=157255.5756748 2.5 将下面的数转换成十进制数。
(a) 11010112=107 (b) 1740038=63491 (c) 101101112=183
(d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516=
62373
(g) 120103=138
(h) AB3D16=43837
(i) 71568=3694
(j) 15C.3816=348.21875
2.6 完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012
(d) 9714= 227628
(e) 132= 10 000 1002 (f) 23851= 5D2B16
(g) 727= 104025
(h) 57190=DF6616 (i) 1435=26338
数字设计-原理与实践(第四版)课后习题答案
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
数字逻辑与数字系统(第四版)课后答案
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC 5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) =Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++ (4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7.4
S
Q
S R 0 0 1 1 0 1 0 1
Q QN 维持原态 0 1 1 0 0* 0*
QN
Q QN
R
Q
7.5
S QN
7.6 利用带有使能端的T触发器和组合逻辑构造D触发 器
D触发器：Q* = D （转移方程） T触发器的特征方程：Q*= EN·Q’ + EN’·Q=ENQ 所以，激励方程：EN = DQ
0 1 1 0 1 1 0 1 0
1 1 1 1 1 0 0 1 1 1 1 1 1 1 0
L2
L3 R1 R2 R3
H’·(L’+R’) L3 H+LR LR3 1 IDLE
H’·(L’+R’) R2 H+LR LR3 H’·(L’+R’) R3 H+LR LR3 1 IDLE
0 0 0
1 0 1 0 0
X+Z
对A状态，不满足完备性，少了X’Z 对B状态，不满足互斥性，多了(W+Y)(X+Z)，少了W’X’Y’Z’ 对C状态，不满足互斥性，多了(W+Z)(X+Y)，并且不满足完备 性，少了W’X’Y’Z’ 对D状态，不满足互斥性，多了WYZ+WX’Z，并且不满足 完备性，少了(WZ+XY)’
W’Y’
D2 Q2 X
Output equation： Z
Q1 Q2
Q1Q2=00~11, A~D
7.18
D2
D1
D0
Q2Q1Q0=000~111, A~H
7.20
EN1
EN2
7.21
1 Y’ Y
对B状态，不满足 完备性，少了Y’ 对C状态，不满足 完备性，少了Y
W+Y
WX’Z
H’·L’·R’
R2
Transition list
Q2Q1Q0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 S 转移表达式 S* Q2*Q1*Q0* 0 0 1 1 0 0 0 0 0 0 1 0 0 1 1 0 1 0 H’·L’·R’ IDLE L1 IDLE L·H’·R’ R·H’·L’ R1 H+L·R LR3 H’·(L’+R’) L2 L1 H+LR LR3
1 0 0
1 0 1 0 0
0 0 0
1 0 0 0 0
1 0 0
LR3
1
IDLE
0
0
0
7.44
输入信号：1表示有效，0表示无效
7.46
A=00,B=01,C=11,D=10
D1
D1
D2
(D1D2) D2
Q1Q2 00 Q3X
Q1*Q2*Q3*/H U 01 11 110/1 000 010/1 001 001 111/1 101/1 001
10 001/11 000 100/1 110
7.54
00
001/1 000 011/1 001
01பைடு நூலகம்
11
10
' ' ' D3 Q1'Q2 Q3 Q2 Q3 X ' Q1Q2 Q1'Q3 X 或
' ' D3 Q1'Q2 Q3 Q2 Q3' X ' Q1Q2 Q2Q3 X ' ' D2 Q1'Q3 X Q2Q3 X Q1'Q2Q3' X ' Q1Q2 Q3 X ' ' D1 Q1'Q2Q3' X ' Q1Q2 X Q1Q2 Q3
7.7 利用带有使能端的T触发器和组合逻辑构造J-K触发器
JK触发器：Q* = J·Q’ + K’·Q T触发器：Q* = EN·Q’ + EN’·Q 激励方程：EN = （J·Q’ + K’·Q ）Q ＝ J·Q’ + K·Q
7.12
Z
Excitation equations：
D1 Q1 Q2
X’YZ
X’Z’
对A状态，不满足完备性，少了(X+YZ)’ 对B状态，不满足互斥性，多了W’Y’ 对C状态，满足二义性 对D状态，不满足互斥性，多了XY，并且不满足完备性， 少了(X+Y’)’
L2
7.24修改状态图
L3
H’ 1
H’ 1
H
L1
1 L L·H’·R’ H 1 H+L·R H H
H’·L’·R’
1
IDLE
R R·H’·L’
LR3
R3
1 H’ 1 H’
R1
H
R2
L2
H’(L’+R’) 1
L3 1 H+LR L L·H’·R’ IDLE 1 R3 1 H’(L’+R’) R R·H’·L’ H+LR
H’(L’+R’) 1 L1 H+LR 1 H+L·R H H+LR R1 1H’(L’+R’) LR3