3篇2章习题解答

59
（a） 题图 3.2.10
（b）
解：从原理上讲，二种驱动电路都可以，但是从门电路的拉电流和灌电 流能力讲，因拉电流能力弱，门电路提供不出 10mA 电流，灌电流能力强， 所以应该是(a)电流驱动。 题 3.2.11 在题图 3.2.11 所示由两反相器输出端相接构成的逻辑电器中， 若它们的输入 A、B 是相互交替地为逻辑 1、0，并驱动管子为为饱和导电， 则晶体管 T 1 、 T 2 的集电极电流将是： A． 0； B． VCC/RC； C． 2VCC/RC； D． VC C/2RC。
60
题 3.2.13 写出题图 3.2.13 所示逻辑门电路的输出表达式 F，并画出相 应的逻辑符号。
题图 3.2.13
解：电路是二个 TTL 与非门的并联，其中的 A、B、C 实现与扩展，所 以电路是一个与-或非功能电路。输出逻辑关系为：
F ABC DE ABC DE
题 3.2.14 已知 TTL 缓冲器 7404 （集电极开路门 （OC 门） ） 的参数如下： VOH =3.0V（max） ， VIH =2.0V； VOL =0.4V， VIL =0.8V；IOH =－250 A， IIH =40A；IOL =40mA，IIL =－1.6mA． 若将 7 个这样的 OC 门输出相连后，再去驱动 7 个标准的 TTL 门（74 系列） ，试决定 OC 门的电源电压 VCC，及外接集电极电阻 RC。 解：这是 OC 门驱动 TTL 门电路的问题。7 个 OC 门连接后的输出电流能力 如下：IOHmax=7×(-0.25)=-1.75mA,IOLmax=7×40=280mA； 则 OC 门输出高电平时， 题 3.2.15 题图 3.2.15 所示电路为一信息传输的总线系统，任何时刻它
题图 3.2..24
解：接成 CMOS 反相器、三输入或非门、三输入与非门和传输门分别 如图（a） 、 （ b） 、 （c ）和（d）所示：
题 3.2.3 试写出题图 3.2.3 所示逻辑电路的输出函数 Y1 及 Y2 表达式, 并 画出相应的逻辑图形符号。
题图 3.2.3
解：这是一个射极耦合逻辑门电路（ECL） ，T 1 和 T 2 的集电极和 A、 B 间是或非逻辑关系，T 3 集电极和 A、B 间构成或逻辑关系，而 T 4 和 T 5 是射 极输出，所以：Y1 输出是或逻辑关系， Y2 是或非逻辑关系。 Y1 A B ，
题图 3.2.18
解：实线是 CMOS 门电路，虚线是 TTL 集成逻辑运门电路。 题 3.2.19 试写出题图 3.2.19 所示 CMOS 逻辑电路的输出（P，F）表达 式，输入变量为 A、B、C，并画出相应的逻辑符号。
题图 3.2.19
解： 因 CMOS 门电路中的 NMOS 和 PMOS 是成对出现的特点， 所以下 列几点的逻辑关系分别是：
Q P E AB CD E
题 3.2..21 对于题图 3.2..21 所示逻辑电路，当用 TTL 器件构成时，其 输 出 逻 辑 关 系 为 YT A BC ； 当 用 CMOS 器 件 构 成 时 ， 输 出 YC =_____1_______．
题图 3.2..21
题 3.2..22 试分析题图 3.2..22 (a) 、(b)所示电路的逻辑功能。写出 Y１、 Y2 的逻辑表达式。图中的门电路均为 CMOS 门电路，这种连接方式能否用
VNL Voff VoL 0.8 0.3 0.5V
高电平输入噪声容限：
VNH V0 H VIH VOH VOn 3.0 1.8 1.2V
题 3.2.5 TTL 门电路如题图 3.2.5 所示，已知门电路参数 IIH /IIL =25μA / －1.5mA，IOH /IOL =-500μA/12mA。 （1）求门电路的扇出系数 NO ； （2）若电路中的扇入系数 NI 为 4，则扇出系数 NO 又应为多少？
题图 3.2.5 解： （1）低电平输出扇出系数： N 0 L
I OL 12 |VOL max 4 I IL 1.5 2 I OH 500 |VOH min 10 I IH 25 2
高电平输出扇出系数： N 0 H 扇出系数为 N0=4（个门）
Βιβλιοθήκη Baidu
（2）如果门的扇入为 4，则低电平和高电平扇出分别为 2 和 5 个同类 门。 扇出系数为 N0=2（个门）
D A B ， P AB D ，
63
FP F 高阻态
C0 C 1
C 1 C0
题 3.2.20 试写出题图 3.2.20 所示 CMOS 逻辑电路的输出（P、Q）表达 式，输入变量为 A、B、C、D 及 E；并画出相应逻辑符号．
题图 3.2.20
解：因为 CMOS 中的 PMOS 和 NMOS 管总是成对出现的，而 P 和 Q 经传输门门控制，所以有表达式；
64
于 TTL 门电路？
题图 3.2..22
解：根据电路有 Y1 和 Y2 表达式：
Y1 ABC DEF ABCDEF Y2 A B C D E F A B C D E F
这是一种“与”和“或”输入端的扩展电路。 这种连接不适用 TTL 电路，因为对（a）电路讲，输出高电平会下降一 个二极管的压降。对（b）电路讲使输出低电平升高了一个二极管的压降。 题 3.2..23 门电路组成的逻辑电路如题图 3.2..23 所示，请写出 F1 、F2 的逻辑表达式。当输入图示信号波形时，画出 F1 、F2 端的输出波形。
题图 3.2.11
解：其交替输入高低电平下，T 1 和 T 2 将轮流饱和导电，所以集电极电 流近似为：C．2VCC/RC 题 3.2.12 写出题图 3.2.12 所示门电路的输出表达式 Y，并画出相应的 逻辑符号。
题图 3.2.12
解：电路为 4 只管子并联使用，所以，该电路实现的是一个 4 变量的或 非逻辑功能。即： Y Y 1 Y 2 A B C D A B C D
题图 3.2.16
题 3.2.17 对题图 3.2.17 所示标准 TTL 与非门， 若 B 端分别接电压 0V、 0.2V、3.6V 及 5V，试问 A 输入端上电压表的读数各为多少？将结果填入表 中。
62
题图 3.2.17
解：当 B 端连接+5V 和+3. 6V 的时候，电压表量到的电压近似为 1. 4V； 当 B 连到+0。2V 和 0V 时，测到的分别是+0。2V 和 0V 电压。 题 3.2.18 题图 3.2.18 所示为两种门电路的电压传输特性，是在相同电 源电压下（+5V）测得的，由此可看出实线为什么门电路；而虚线则又为什 么门电路？
2.8 6.67 K ；而 0.42
题 3.2.8 与非门组成如题图 3.2.8 所示电路。输入为方波。 （1）若不考虑门的平均传输时间，试画出输出 VO 的波形。 （2）若门的平均传输时间为 tpd ，且相等，试画出输出 V’O 和 VO 的波
57
形。
题图 3.2.8
解： （1）不计平均传输延迟时间时的波形： VI V0 ’ t V t V0
题图 3.2.7
解： 因为电路是直接连接到下一级， 所以前级的输出电平符合后级的要 求，只要考虑前级的输出电流保证能驱动后级即行。 当 拉 电 流 负 载 时 ， 电 阻 R 上 只 允 许 流 过 电 流
I R 500 2 40 420A, 所以电阻应小于：R
灌电流负载时可以不考虑。
56
题 3.2.6 TTL 门 电 路 如 题 图 3.2.6 所 示 。 已 知 门 的 参 数 VOH /VOL =3.6V/0.1V， VIH min /VIL ma x=2.8V/0.4V，IIH /IIL =20uA/-10mA。为了实 现图示的逻辑关系，试确定电阻 R 取值范围。
题图 3.2.6
第三篇
第 2 章习题
题 3.2.1 所示电路中，D1 、 D2 为硅二极管，导通压降为 0.7V。 （1）B 端接地，A 接 5V 时，VO 等于多少伏？ （2）B 端接 10V，A 接 5V 时，VO 等于多少伏？ （3）B 端悬空，A 接 5V，VO 等于多少伏？ （4）A 接 10k 电阻，B 悬空，VO 端电压等于多少伏？
题 3.2.2 在题 3.2.1 的电路中，若在 A、B 端加如题图 3.2.2 所示波形，试 画出 VO 端对应的波形，并标明相应的电平值。
题图 3.2.2
54
解：根据电路图，电路是一个“与”逻辑功能，当加上二极管导电后的 压降，则输出高电平为 5. 7V，输出低电平时为 0. 7V 电压。所以波形图如图 所示：
I I
V t V
I
(2) 当考虑门的传输延时的波形：
题 3.2.9 试对题图 3.2.9 所示两种 TTL 门电路， 画出它们在所示 A、 B、 C 等输入信号作用下的输出波形。
58
题图 3.2.9
解： 第一个图是一个与门电路， 第二个电路是一个三态输出的异或非门 电路，电路中用箭头表示输入电平极性，低电平输入，低电平输出。
题图 3.2.1
解：该题在各种输入电压下，主要决定二极管导电还是不导电，然后决 定输出电压，请见表。 输 A 5V 5V 5V 10KΩ 入 B 0V 10V 悬空 悬空 二极管工作情况 D1 截止 导电 导电 导电 D2 导电 截止 截止 截止 输出电压 VO 0．7V 5．7V 5．7V 5．35V
61
只能允许有一个门驱动总线，试计算该系统最大可能连接的驱动门数目 N。 设三态门输出高阻时的漏电流为 40A， 正常工作时 IOH =－5.2mA， IIH =40A。
题图 3.2.15
题 3.2.16 现有 5 个集电极开路的 TTL 门构成的“线与”输出系统，并 带有同类门 6 个作负载，如题图 3.2.16 所示。已知 VOH =2.4V，VOL =0.4V， IOH =250A，IOL =16mA，IIH =40A，IIL =－1.6mA， VCC=5V．试选择合适的 电阻 RC 值．
Y2 A B ，其逻辑符号为：
55
题 3.2.4 已知 TTL 反相器的电压参数为 VOFF=0.8V， VOH =3V， VTH =1.4V， VON =1.8V， VIL =03V， VC C=5V，试计算其高电平输入信号噪声容限 VNH 和 低电平输入信号噪声容限 VNL 。 解：低电平输入信号噪声容限：
L1 A B AB
L2 A B, C 0 L2 高阻态, C 1
题 3.2.10 题图 3.2.10 是两个用 74 系列门电路驱动发光二极管的电路， 要求 VI=VIH 或 VI=VIL 时发光二极管 D 导通并发光 。已知发光二极管的导 通电流为 10mA，试问应选用(a)、(b)中的哪一个电路？请说明理由。
题图 3.2..23
解：写方程时应该注意三态门的控制关系。
F1 ABC BC AB BC
65
F2 ( A B)C BC AC BC
其 F1 和 F2 的波形为：
题 3.2..24 CMOS 器件 4007 的内部电路和引出端如题图 3.2..24 所示， 请用 4007 电路接成： （1）3 个反相器； （2）一个 3 输入端的或非门； （3 ） 一个 3 输入端的与非门； （4）传输门。
解： 这是一个门与门之间的驱动问题， 前一级门的输出高电平必须大于 后级输入高电平最小值，前级 的输出低电平必须低于后级门的输入低电平 最大值，因此： R
3.6V 2.8V 20 ； 40a
而前级门的输出电流应该满足后级门的灌拉电流要求。 题 3.2.7 TTL 门 电 路 如 题 图 3.2.7 所 示 ， 已 知 门 的 参 数 VOH /VOL =3.6V/0.1V ， VIH min /VIL max=2.8V/0.4V ， IIH /IIL =40uA/-10mA ， IOH /IOL =-500μA/12mA。为了实现图示逻辑关系，试确定电阻 R 取值范围。