3篇5章习题解答
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（2）因直接置“0”和置“1”是直接由 R D 和 S D 这两端实现，不需要
CP脉冲，所以称异步。而通过CP脉冲控制将数据端数据存入触发器，则该 数据端称为同步输入端，以示区别。
（3）基本RS触发器只由两个与非门或两个或非门输入/输出交叉连接实 现功能，有干扰时可能直接改变触发器的状态；而电平触发器将在控制时钟 CP的低电平或者高电平期间，都将接收数据端的数据，从而抗干扰能力也 差。边沿触发器只有在时钟脉冲的上升沿和下降边沿的极短时间内接收数据 端的数据，其它时间将数据端封锁，所以抗干扰能力极强，状态翻转可靠， 目前的产品都属这一类。
出处于保持功能。所以虽然机械开关有弹跳，但触发器的输出状态是稳定的。 题3.5.3 在钟控（电平控制）RS触发器（教材图3.5.5（a）所示）中，
S、R、CP端加入如图题3.5.3所示波形，试画出Q端的波形（设初态为“0”）。
165
图题 3.5.3
解：在钟控RS触发器（即同步RS）中，在R=S=1时， Q = Q = 1，而如若RS 同时变为“0”后， Q, Q 的状态将不能确定，现在RS同时为1后不同时为“0”，
=
J 0 Q0n
+
K 0 Q0n
= Q2n Q0n
+ Q1n Q0n
依次设定初态，计算出次态如下：
初态设定从 Q2nQ1nQ0n = 000 开始，→001→010→011→100→001
175
题 3.5.17 试回答触发器相关的概念: （1）决定初态的直接置“0”（置“1”）与电平或边沿触发器的置“0” （置“1”）功能有什么区别？直接置“0”（置“1”）主要应用在哪些场合？ （2）为什么直接置“0”（置“1”）又称作异步置“0”（置“1”）？ （3）基本 RS 触发器、电平触发器和边沿触发器中，哪种触发器的抗干 扰能力最强？ （4）请解释边沿触发器中驱动输入端的建立时间。 （5）触发器的逻辑功能有哪几种描述方法? （6）触发器输入端和输出端的电气特性与同样工艺的门电路的电气特 性是否一致？ 解：（1）直接置“0”（置“1”）是利用这二端的电平，直接把触发器 置成“0”状态或是“1”态，它用于需要决定初始状态的场合。而置“0” 和置“1”功能是通过时钟脉冲（有电平、也有边沿）控制将触发器数据输 入端的数据（“0”或“1”）打入触发器中。它用在存储数据场合。
第三篇 第5章习题
题3.5.1 由或非门构成的基本RS触器如图题3.5.1所示,已知输入信号
A、B的波形，试画出触发器输出端 Q, Q 的波形,并说明基本RS触发器对输入
信号约束的必要性。（假定触发器的初始状态为“0”）
图题 3.5.1
解：因为对或非门讲，当RD、SD都为0时，原状态不会改变，而RD和SD
0 0 保持
题3.5.16 试绘画出D触发器、JK触发器、T触发器的状态转换图（也称 状态转移图）；
解：D 触发器具有二个逻辑功能，即置“0”，和置“1”。 其状态转换图为：
JK 触发器具有 4 种功能，置“0”、置“1”、保持和翻转， 其状态转换图为：
T 触发器具有 2 种功能，保持和翻转功能，其状态转换图为：
都是高电平时， Q和Q 强制为低电平，只有在RD和SD都为高电平同时变为 低电平时， Q和Q 的状态难以确定（即， Q和Q 哪一个为高电平无法明确 决定，但是一高一个低的状态是稳定的）。根据提供的波形图，画出， Q和Q
的波形如图所示。
题3.5.2 图题3.5.2是应用基本RS触发器消除机械弹跳的逻辑电路，试 说明其工作原理并体会触发器的保持功能。
题3.5.5 试写出图题3.5.5各触发器的次态逻辑函数表达式。
166
(a)
(b)
(c)
(d)
解：(a)电路： Qn+1
=
n
AQ
图题 3.5.5
(b)电路： Qn+1
=
n
Q
+
AQn
=
n
A+Q
(c)电路： Qn+1 = AQnQn + AQ nQ n = AQ n
(d)电路： Qn+1
=
n
JQ
+
KQ n
Q n+1 = J Q n + KQ n
电路为：
所以 D = J Q n + KQ n = J + Q n + KQ n ，所以
172
题3.5.13 由负边沿JK触发器组成的电路及CP、A的波形如图题3.5.13 所示，试画出QA和QB的波形。设QA的初始状态为“0”。
图题3.5.13
解：在画该电路的波形时，注意有二个复位信号，其它按JK触发器的功能画 即可。
167
题3.5.7 设图题3.5.7中各个边沿触发器初始状态皆为“0”状态，试画 出连续六个时钟周期作用下，各触发器Q端的波形。
图题 3.5.7
解：F1是D触发器，上升沿触发，其波形为
F2是D触发器接成的计数触发器，下降沿触发，所以有波形为： F3是D触发器，上升沿触发，其波形为：
F4是JK触发器，下降沿触发，由于JK=1，所以是计数触发器，其波形
164
图题 3.5.2
解：由基本RS触发器构成消除机械弹跳时的原理可以用波形加以说明。 当机械开关S从上端打到下端时，触点已离开了上端，但下端有一个接触和 非接触的过程，决定于触点的弹性好坏。波形说明开关离开上端，在下端弹 跳几下的情况。
由于 S D变高电平RD变低电平后 ， RD再次变高电平时 触发器的输
168
为：
F5是JK触发器，下降沿触发，由于J=Q、K= Q ，所以是触发器，其波
形为：
F6是JK触发器，下降沿触发，由于J=“1”、K= Q ，所以触发器翻转
成“1”态后，一直保持在“1”态，其波形为：
F7是JK触发器，下降沿触发，由于J=“Q”、K=“1”，所以触发器 翻转成“1”态后，一直保持在“1”态，其波形为：
题3.5.9 图题3.5.9所示电路为CMOS JK 触发器构成的双相时钟电路， 试画出电路在CP作用下，QA和QB的波形（设初态Q为“0”态）。
图题3.5.9
解：JK触发器本身接成了计数型触发器，所以只要先画出 Q, Q 的波形，就
不难画出 QA与QB 的波形了。其波形如图所示。
CP
Q
Q
QA
QB
170
1J1 = Q0n ,1K1 = Q2n Q0n
1J 2 = Q1nQ0n ,1K 2 ="1"
触发器驱动方程代入各自的特性方程求得状态方程：
Q n+1 2
=
J 2 Q2n
+
K 2Q2n
=
Q2n Q1n Q0n
Q n+1 1
=
J1 Q1n
+ K1Q1n
= Q1nQ0n
+ Q2nQ1n Q0n
Q n+1 0
图题 3.5.15
清除
CR
题表2.5.15真值表
输入
输
Ai Bi Z1 （ ） Z 2 （ ）
出
Z3（ ）
0 ××
1
00
1
01
174
1
10
1
11
解：
清除 输 入
Cr
Ai
Bi
0
ຫໍສະໝຸດ Baidu××
1
0
0
1
0
1
1
1
0
1
1
1
Z1(A>B) 0 0
0 1 0
输 Z2(A<B) 0 0
1 0 0
出 Z3(A=B) 1 保持
题3.5.10 由维阻D触发器和边沿JK触发器组成的电路如图题3.5.10（a） 所示，各输入端波形如图（b）。当各触发器的初态为“0”时，试画出Q1 和Q2端的波形，并说明此电路的功能。
（a）
（b）
图题 3.5.10
解：该题由二种功能和二种边沿的触发器组成，要注意复位端的作用。其波 形如图所示。
写出各触发器的状态方程，依次设定初态，用计算方法求得次态，得 出结论。同样注意状方程有效必须有 CP 脉冲。
写出各触发器的状态方程后，用填卡诺图的方法，得出结论。下面用 写出各触发器状态方程后，依次设定初态计算法为例：
(a) 是一个同步计数器，各触发器驱动方程
1J 0 = Q2nQ1n ,1K 0 ="1"
（4）边沿触发器虽然在上升沿或下降边沿接收数据，并完成翻转，但 数据必须在边沿到达前有效，（如上升沿触发时，数据必须比上升沿早到的 最短时间，这时间由组成触发器的电路结构决定）。
（5）触发器的逻辑功能描述有：真值表描述、次态逻辑函数描述、状 态转换图描述、卡诺图描述、时序图描述等几种。
176
（6）触发器由各种逻辑门电路组成，因此其输入和输出电气特性应该 和同一工艺的门电路一样。
题3.5.18 简述同步和异步时序逻辑电路的一般分析方法。 解：分析一个时序逻辑电路，其目的是分析电路的逻辑功能，其方法通 常为：写出各个触发器的驱动方程、特性方程和输出方程，将驱动方程代入 特性方程求出状态方程，然后依次设定触发器的初始状态，求出次态和电路 输出状态。画出状态转换图和列出状态转换真直表，最后得出电路的功能结 论。 题3.5.19 解释时序逻辑电路的自启动概念。解决自启动主要有哪几种 方法，各有什么优缺点？ 解：时序电路的自启动是指：当电路状态进入该电路可能有的状态中的 任何一个状态时，在时钟脉冲CP的作用下，电路都会进入主循环状态，进而 一直在主循环状态下工作。 解决自启动的主要方法有：（1）用直接置位和复位端将状态不在主循 环的状态置成主循环中的一个状态，进而在主循环中工作。这种情况只有在 无效态比较少的情况下适用，它简单。（2）重新设计，将无效态在设计时 就规定进入主循环中有效态，这样可以规定无效态进入有效循环的路径，但 线路比较复杂，它适用于无效状比较多的情况下。 题3.5.20 已知某同步时序电路如图题3.5.20所示，试问：
电路是一个单脉冲触发器，即只要B触发一次， Q2 才输出一个B周期的脉宽
脉冲。 题3.5.11 图题3.5.11所示电路为由CMOS D触发器构成的三分之二分频
电路（即在A端每输入三个脉冲，在Z端就输出二个脉冲），试画出电路在CP 脉冲作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=“0”。
171
所以有如下波形。
题3.5.4 试写出图题3.5.4各触发器的次态逻辑函数表达式。
图题 3.5.4
解：(a)电路： Qn+1
=
n
JQ
+ KQn
=
n
AQ
+
AQ n
=
A ⊕Qn；
(b)电路： Qn+1
n
=TQ
+ TQn
=
n
Q
；
(c)电路： Qn+1
=
S
+
RQn
=
n
Q
；
(d)电路： Qn+1 = D = Qn ；
nn
=Q Q
+
AQ n
n
=Q
+
AQ n
题3.5.6 根据图题3.5.6所示电路及A、B、C波形，画出触发器Q端的波 形。（设触发触器初态为“0”）。
图题 3.5.6
n
解：如果 D = Q ，则是一个计数触发器（翻转触发器），加了异或门后，只有当异或
n
门输出高电平时，才满足 D = Q ，所以画出的波形图如图所示。
图题 3.5.20
（1）计数器的模是多少?采用什么编码方式进行计数? （2）电路能否自启动？ （3）若计数脉冲频率fCP为700Hz时，从Q2端、Q0端输出时的频率各为多 少?
177
（4）试用Multisim软件绘出6个CP脉冲作用下CP、Q0、Q1、Q2波形图。 解：要回答上述问题，应该对电路进行分析。分析计数器电路有多种方法， 列表法：以 CP 为顺序，依次列出触发器的初态、输入，和次态，可以得出 结论。但在异步计数器时，要注意有无 CP 脉冲。
A
CP
QA QB QB 题3.5.14 由维阻D触发器和负边沿JK触发器构成的电路及CP、 RD 和 D 的波形如图题2.4.14所示，试画出Q1和Q2的波形。
173
图题 3.5.14
解：该题请注意维阻D是上升沿触发，而JK触发器是下降沿触发后画出的波 形如下：
CP
Rd
D Q Q
题3.5.15 图题3.5.15给出了JK触发器和门电路构成的串行数据比较器 （输入为两路串行数据Ai和Bi，输出为比较结果），清零后送入数据进行比 较。试分析后在Z1、Z2、Z3输出端标明三种比较结果（A＞B或A＜B或A和B相 等（A=B））。并填写题表3.5.15真值表的输出栏。
F8是JK触发器，下降沿触发，由于J=“ Q ”、K=“1”，所以触发器
工作在计数型，即来一个CP脉冲就翻转一次，其波形为：
图
169
3.5.8
由负边沿JK触发器组成的电路及其CP、J端输入波形如图题3.5.8 所示，试 画出Q端的波形（设初态为“0”）。
图题 3.5.8
解：该题注意到R复位端的作用后，画出的波形如图所示：
图题 3.5.11
解：这是一个分频电路，其波形为：
题3.5.12 试用一个CMOS D触发器，一个“与”门及二个“或非”门构成一
个JK触发器。 解： 这是将 D 功能触发器转换为 JK 功能触发器的一个功能转换电路，
转换的的基本思路如图所示：
因为 D 触发器的特性方程为： Q n+1 = D ,而 JK 触发器的特性方程为
CP脉冲，所以称异步。而通过CP脉冲控制将数据端数据存入触发器，则该 数据端称为同步输入端，以示区别。
（3）基本RS触发器只由两个与非门或两个或非门输入/输出交叉连接实 现功能，有干扰时可能直接改变触发器的状态；而电平触发器将在控制时钟 CP的低电平或者高电平期间，都将接收数据端的数据，从而抗干扰能力也 差。边沿触发器只有在时钟脉冲的上升沿和下降边沿的极短时间内接收数据 端的数据，其它时间将数据端封锁，所以抗干扰能力极强，状态翻转可靠， 目前的产品都属这一类。
出处于保持功能。所以虽然机械开关有弹跳，但触发器的输出状态是稳定的。 题3.5.3 在钟控（电平控制）RS触发器（教材图3.5.5（a）所示）中，
S、R、CP端加入如图题3.5.3所示波形，试画出Q端的波形（设初态为“0”）。
165
图题 3.5.3
解：在钟控RS触发器（即同步RS）中，在R=S=1时， Q = Q = 1，而如若RS 同时变为“0”后， Q, Q 的状态将不能确定，现在RS同时为1后不同时为“0”，
=
J 0 Q0n
+
K 0 Q0n
= Q2n Q0n
+ Q1n Q0n
依次设定初态，计算出次态如下：
初态设定从 Q2nQ1nQ0n = 000 开始，→001→010→011→100→001
175
题 3.5.17 试回答触发器相关的概念: （1）决定初态的直接置“0”（置“1”）与电平或边沿触发器的置“0” （置“1”）功能有什么区别？直接置“0”（置“1”）主要应用在哪些场合？ （2）为什么直接置“0”（置“1”）又称作异步置“0”（置“1”）？ （3）基本 RS 触发器、电平触发器和边沿触发器中，哪种触发器的抗干 扰能力最强？ （4）请解释边沿触发器中驱动输入端的建立时间。 （5）触发器的逻辑功能有哪几种描述方法? （6）触发器输入端和输出端的电气特性与同样工艺的门电路的电气特 性是否一致？ 解：（1）直接置“0”（置“1”）是利用这二端的电平，直接把触发器 置成“0”状态或是“1”态，它用于需要决定初始状态的场合。而置“0” 和置“1”功能是通过时钟脉冲（有电平、也有边沿）控制将触发器数据输 入端的数据（“0”或“1”）打入触发器中。它用在存储数据场合。
第三篇 第5章习题
题3.5.1 由或非门构成的基本RS触器如图题3.5.1所示,已知输入信号
A、B的波形，试画出触发器输出端 Q, Q 的波形,并说明基本RS触发器对输入
信号约束的必要性。（假定触发器的初始状态为“0”）
图题 3.5.1
解：因为对或非门讲，当RD、SD都为0时，原状态不会改变，而RD和SD
0 0 保持
题3.5.16 试绘画出D触发器、JK触发器、T触发器的状态转换图（也称 状态转移图）；
解：D 触发器具有二个逻辑功能，即置“0”，和置“1”。 其状态转换图为：
JK 触发器具有 4 种功能，置“0”、置“1”、保持和翻转， 其状态转换图为：
T 触发器具有 2 种功能，保持和翻转功能，其状态转换图为：
都是高电平时， Q和Q 强制为低电平，只有在RD和SD都为高电平同时变为 低电平时， Q和Q 的状态难以确定（即， Q和Q 哪一个为高电平无法明确 决定，但是一高一个低的状态是稳定的）。根据提供的波形图，画出， Q和Q
的波形如图所示。
题3.5.2 图题3.5.2是应用基本RS触发器消除机械弹跳的逻辑电路，试 说明其工作原理并体会触发器的保持功能。
题3.5.5 试写出图题3.5.5各触发器的次态逻辑函数表达式。
166
(a)
(b)
(c)
(d)
解：(a)电路： Qn+1
=
n
AQ
图题 3.5.5
(b)电路： Qn+1
=
n
Q
+
AQn
=
n
A+Q
(c)电路： Qn+1 = AQnQn + AQ nQ n = AQ n
(d)电路： Qn+1
=
n
JQ
+
KQ n
Q n+1 = J Q n + KQ n
电路为：
所以 D = J Q n + KQ n = J + Q n + KQ n ，所以
172
题3.5.13 由负边沿JK触发器组成的电路及CP、A的波形如图题3.5.13 所示，试画出QA和QB的波形。设QA的初始状态为“0”。
图题3.5.13
解：在画该电路的波形时，注意有二个复位信号，其它按JK触发器的功能画 即可。
167
题3.5.7 设图题3.5.7中各个边沿触发器初始状态皆为“0”状态，试画 出连续六个时钟周期作用下，各触发器Q端的波形。
图题 3.5.7
解：F1是D触发器，上升沿触发，其波形为
F2是D触发器接成的计数触发器，下降沿触发，所以有波形为： F3是D触发器，上升沿触发，其波形为：
F4是JK触发器，下降沿触发，由于JK=1，所以是计数触发器，其波形
164
图题 3.5.2
解：由基本RS触发器构成消除机械弹跳时的原理可以用波形加以说明。 当机械开关S从上端打到下端时，触点已离开了上端，但下端有一个接触和 非接触的过程，决定于触点的弹性好坏。波形说明开关离开上端，在下端弹 跳几下的情况。
由于 S D变高电平RD变低电平后 ， RD再次变高电平时 触发器的输
168
为：
F5是JK触发器，下降沿触发，由于J=Q、K= Q ，所以是触发器，其波
形为：
F6是JK触发器，下降沿触发，由于J=“1”、K= Q ，所以触发器翻转
成“1”态后，一直保持在“1”态，其波形为：
F7是JK触发器，下降沿触发，由于J=“Q”、K=“1”，所以触发器 翻转成“1”态后，一直保持在“1”态，其波形为：
题3.5.9 图题3.5.9所示电路为CMOS JK 触发器构成的双相时钟电路， 试画出电路在CP作用下，QA和QB的波形（设初态Q为“0”态）。
图题3.5.9
解：JK触发器本身接成了计数型触发器，所以只要先画出 Q, Q 的波形，就
不难画出 QA与QB 的波形了。其波形如图所示。
CP
Q
Q
QA
QB
170
1J1 = Q0n ,1K1 = Q2n Q0n
1J 2 = Q1nQ0n ,1K 2 ="1"
触发器驱动方程代入各自的特性方程求得状态方程：
Q n+1 2
=
J 2 Q2n
+
K 2Q2n
=
Q2n Q1n Q0n
Q n+1 1
=
J1 Q1n
+ K1Q1n
= Q1nQ0n
+ Q2nQ1n Q0n
Q n+1 0
图题 3.5.15
清除
CR
题表2.5.15真值表
输入
输
Ai Bi Z1 （ ） Z 2 （ ）
出
Z3（ ）
0 ××
1
00
1
01
174
1
10
1
11
解：
清除 输 入
Cr
Ai
Bi
0
ຫໍສະໝຸດ Baidu××
1
0
0
1
0
1
1
1
0
1
1
1
Z1(A>B) 0 0
0 1 0
输 Z2(A<B) 0 0
1 0 0
出 Z3(A=B) 1 保持
题3.5.10 由维阻D触发器和边沿JK触发器组成的电路如图题3.5.10（a） 所示，各输入端波形如图（b）。当各触发器的初态为“0”时，试画出Q1 和Q2端的波形，并说明此电路的功能。
（a）
（b）
图题 3.5.10
解：该题由二种功能和二种边沿的触发器组成，要注意复位端的作用。其波 形如图所示。
写出各触发器的状态方程，依次设定初态，用计算方法求得次态，得 出结论。同样注意状方程有效必须有 CP 脉冲。
写出各触发器的状态方程后，用填卡诺图的方法，得出结论。下面用 写出各触发器状态方程后，依次设定初态计算法为例：
(a) 是一个同步计数器，各触发器驱动方程
1J 0 = Q2nQ1n ,1K 0 ="1"
（4）边沿触发器虽然在上升沿或下降边沿接收数据，并完成翻转，但 数据必须在边沿到达前有效，（如上升沿触发时，数据必须比上升沿早到的 最短时间，这时间由组成触发器的电路结构决定）。
（5）触发器的逻辑功能描述有：真值表描述、次态逻辑函数描述、状 态转换图描述、卡诺图描述、时序图描述等几种。
176
（6）触发器由各种逻辑门电路组成，因此其输入和输出电气特性应该 和同一工艺的门电路一样。
题3.5.18 简述同步和异步时序逻辑电路的一般分析方法。 解：分析一个时序逻辑电路，其目的是分析电路的逻辑功能，其方法通 常为：写出各个触发器的驱动方程、特性方程和输出方程，将驱动方程代入 特性方程求出状态方程，然后依次设定触发器的初始状态，求出次态和电路 输出状态。画出状态转换图和列出状态转换真直表，最后得出电路的功能结 论。 题3.5.19 解释时序逻辑电路的自启动概念。解决自启动主要有哪几种 方法，各有什么优缺点？ 解：时序电路的自启动是指：当电路状态进入该电路可能有的状态中的 任何一个状态时，在时钟脉冲CP的作用下，电路都会进入主循环状态，进而 一直在主循环状态下工作。 解决自启动的主要方法有：（1）用直接置位和复位端将状态不在主循 环的状态置成主循环中的一个状态，进而在主循环中工作。这种情况只有在 无效态比较少的情况下适用，它简单。（2）重新设计，将无效态在设计时 就规定进入主循环中有效态，这样可以规定无效态进入有效循环的路径，但 线路比较复杂，它适用于无效状比较多的情况下。 题3.5.20 已知某同步时序电路如图题3.5.20所示，试问：
电路是一个单脉冲触发器，即只要B触发一次， Q2 才输出一个B周期的脉宽
脉冲。 题3.5.11 图题3.5.11所示电路为由CMOS D触发器构成的三分之二分频
电路（即在A端每输入三个脉冲，在Z端就输出二个脉冲），试画出电路在CP 脉冲作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=“0”。
171
所以有如下波形。
题3.5.4 试写出图题3.5.4各触发器的次态逻辑函数表达式。
图题 3.5.4
解：(a)电路： Qn+1
=
n
JQ
+ KQn
=
n
AQ
+
AQ n
=
A ⊕Qn；
(b)电路： Qn+1
n
=TQ
+ TQn
=
n
Q
；
(c)电路： Qn+1
=
S
+
RQn
=
n
Q
；
(d)电路： Qn+1 = D = Qn ；
nn
=Q Q
+
AQ n
n
=Q
+
AQ n
题3.5.6 根据图题3.5.6所示电路及A、B、C波形，画出触发器Q端的波 形。（设触发触器初态为“0”）。
图题 3.5.6
n
解：如果 D = Q ，则是一个计数触发器（翻转触发器），加了异或门后，只有当异或
n
门输出高电平时，才满足 D = Q ，所以画出的波形图如图所示。
图题 3.5.20
（1）计数器的模是多少?采用什么编码方式进行计数? （2）电路能否自启动？ （3）若计数脉冲频率fCP为700Hz时，从Q2端、Q0端输出时的频率各为多 少?
177
（4）试用Multisim软件绘出6个CP脉冲作用下CP、Q0、Q1、Q2波形图。 解：要回答上述问题，应该对电路进行分析。分析计数器电路有多种方法， 列表法：以 CP 为顺序，依次列出触发器的初态、输入，和次态，可以得出 结论。但在异步计数器时，要注意有无 CP 脉冲。
A
CP
QA QB QB 题3.5.14 由维阻D触发器和负边沿JK触发器构成的电路及CP、 RD 和 D 的波形如图题2.4.14所示，试画出Q1和Q2的波形。
173
图题 3.5.14
解：该题请注意维阻D是上升沿触发，而JK触发器是下降沿触发后画出的波 形如下：
CP
Rd
D Q Q
题3.5.15 图题3.5.15给出了JK触发器和门电路构成的串行数据比较器 （输入为两路串行数据Ai和Bi，输出为比较结果），清零后送入数据进行比 较。试分析后在Z1、Z2、Z3输出端标明三种比较结果（A＞B或A＜B或A和B相 等（A=B））。并填写题表3.5.15真值表的输出栏。
F8是JK触发器，下降沿触发，由于J=“ Q ”、K=“1”，所以触发器
工作在计数型，即来一个CP脉冲就翻转一次，其波形为：
图
169
3.5.8
由负边沿JK触发器组成的电路及其CP、J端输入波形如图题3.5.8 所示，试 画出Q端的波形（设初态为“0”）。
图题 3.5.8
解：该题注意到R复位端的作用后，画出的波形如图所示：
图题 3.5.11
解：这是一个分频电路，其波形为：
题3.5.12 试用一个CMOS D触发器，一个“与”门及二个“或非”门构成一
个JK触发器。 解： 这是将 D 功能触发器转换为 JK 功能触发器的一个功能转换电路，
转换的的基本思路如图所示：
因为 D 触发器的特性方程为： Q n+1 = D ,而 JK 触发器的特性方程为