05 微处理器总线与时序
合集下载
微机原理第五章 处理器总线时序
(3) 电气特性： 电气特性定义每一根线上信号的 传送方向、有效电平范围。一般规定送入CPU的 信号称作输入信号(IN)，从CPU送出的信号称作 输出信号(OUT)。 (4) 时间特性： 时间特性定义了每根线在什么时 间有效，也就是每根线的时序。
从功能上分，总线又可分三组（即三总
线）：数据总线、地址总线和控制总线。 地址总线：传送地址的信号线，其数目决 定直接寻址的范围。特点是单向、三态。 数据总线：传送数据和代码，为双向信号 线。 控制总线：传送系统的命令和状态信号， 也包括时钟和复位信号等。有单向有双向。
5.3.3 ISA总线
ISA(Industy Standard Architecture)即工业标 准体系结构总线，又称AT总线。是IBM AT机推 出时使用的总线，逐步演变为一个事实上的工业 标准，得到广泛的使用。 AT机是以80286为CPU，它具有16位数据宽 度，24条地址线，可寻址16MB地址单元，它是 在PC总线的基础上扩展一个36条引线插槽形成的。 同一槽线的插槽分成62线和36线两段，共计98条 引线。PC总线和ISA总线是兼容的，扩展的部分 在于36线插槽，其引脚如图所示。
3. 半同步式传输：前两种方式的折中。整体上 是同步系统，但对慢速的从模块可通过插入 等待周期来适应。 例如：前面带有等待周期的存储器或I/O 读/写周期。 特点：对快速的从模块能按同步方式工作， 而对慢速从模块则通过“READY”信号强制 主模块延迟等待若干时钟周期。——这也是 微型计算机系统中CPU与内存储器以及外设 接口芯片之间常用的传输方法。
（5）系统复位时序
寄存器复位状态： 当8086在RESET引线上检测到一个脉冲 的正沿，便终结所有的操作，直至RESET信号 变低。这时，寄存器被初始化到复位状态。
《微机原理与接口技术》课件第5章 总线与时序
第5章 微处理器总线时序和系统总线
表5-1 Intel微处理器关键特性比较
Intel
引入
处理器
日期
8086
1978
80286
1982
80386DX 1985
80486DX 1989 Pentium 1993 Pentium Pro 1995
Pentium Ⅱ 1997
Pentium Ⅲ 1999
Pentium 4 2000
第5章 微处理器总线时序和系统总线
第5章 微处理器总线时序和系统总线
5.1 微处理器性能指标 5.2 微处理器总线及配置 5.3 8086微处理器的基本时序 5.4 系统总线 习题5
第5章 微处理器总线时序和系统总线
5.1 微处理器性能指标
CPU(Central Processing Unit)即中央处理器，从雏形出现 到发展壮大的今天，由于制造技术越来越先进，因此集成度越来 越高，内部的晶体管数已达到几千万个。虽然从最初的CPU发展 到现在，其晶体管数增加了几千倍，但是CPU的内部结构仍然可 分为控制单元、逻辑单元和存储单元三大部分。CPU的性能大致 上反映了它所配置的微机的性能。CPU主要的性能指标有11项， 下面分别介绍。
最大时钟 频率 8 MHz
12.5 MHz 20 MHz
25 MHz 60 MHz 200 MHz
266 MHz
500 MHz 700 MHz
1.50 GHz
晶体管 数目 29 K 134 K 275 K
1.2 M 3.1 M 5.5 M
7M
8.2 M 28 M
42 M
寄存器 尺寸 16 GP 16 GP 32 GP
64 GB
第05章-总线总线周期和时序PPT课件
通过总线收发器8286供给
开销小，成本低
12
8282（8BIT数据锁存器） 8286（8BIT双向数据缓冲器）
8288（总线控制器） 8284（时钟发生器）
8289：总线仲裁器
13
14
15
第三节 8086／8088CPU的总线周期
1．时钟周期：时钟脉冲的重复周期，时钟信号CLK由8284产生。
6．DEN(Data Enable)：数据总线允许信号(输出、三态)
激活数据总线缓冲器，8286/8287的输出允许信号。
8
7．HOLD（HOLD Request）：总线保持请求信号(输入) 其他总线主模块，如DMA控制器要求使用系统总线的申请信号。 8．HLDA(Hold Acknowledge)：总线保持响应信号(输出) 主CPU对HOLD的响应信号。 9．SS0 (system status output）：系统状态信号
• A8—A15：地址线（输入/输出、三态） 3．Al6/S3 — Al9/S6 ：地址/状态复用线(输出、三态) S6=0，表示8086／8088CPU当前与总线相连。 S5=IF的状态。 S4和S3状态的组合指出当前正使用哪个段寄存器
5
4．RD（Read）：读信号（输出、三态）
5．READY：准备就绪（输入），存储器或IO端口输入给CPU的状态 READY=1：内存或I／O设备已做好输入输出数据的准备工作 READY＝0：存储器或I／O设备工作速度慢，没有准备好数据，则CPU在T3
总线标准：
1． 物理特性：根数、排列方式、插头插座形状 2． 功能特性：引脚功能 3． 电气特性：线上信号传输方向、有效电平范围 4． 定时特性：线上信号的时间有效性（时序）
总线分类：
第 5 章 处理器总线时序和系统总线——微机原理课件PPT
2) RQ/GT0，RQ/GT1：请求/允许总线访问信号,双向
在最小工作方式时RQ/GT0，RQ/GT1分别是HOLD和HLDA信号 HOLD：保持请求信号（输入）当外部逻辑把HOLD信号置高时，
CPU完成当前总线周期后进入保持状态，让出总线控制权。 HLDA：保持响应信号（输出）是CPU对HOLD信号的响应信号，
发生器
MRDC MWTC AMWC IORC IOWC AIOWC INTA
DT/R DEN MCE / PDEN ALE
S0 S1 S2
输 CLK
入 信
AEN
号 CEN
IOB
8088的状态信号 时钟信号 地址输入允许信号 命令允许输出信号 I/O总线方式控制信号
S0 S1 S2 8088 的总线周期 8288 的命令输出
地址总线A19～ A0 数据总线D15～D0
系统总线
8284A
CLK RQ/GT0 READY RQ/GT1 RESET TEST MN / MX NMI
INTA
S0 S0 S0 8086 CPU
BHE A19～A16 AD15 ～AD 0
DT / R DEN
READY
控制总线
S0 CLK
S1 8288MROC
L LL L LH L HL L HH H LL H LH H HL H HH
操作类型（CPU周期）
中断响应 读I/O端口 写I/O端口
暂停 取指令 读存储器 写存储器 无效（无总线周期）
总线控制器 8288
S0
状状态态
命令
S1 S2
译码器器
信号
发生器
CLK AEN CEN IOB
控制 逻辑
微机原理4章总线周期和时序PPT课件
15
NMI
非屏蔽中断请求信号,边缘触发 信号,不能由软件加以屏蔽。 INTR 可屏蔽中断请求信号,高电平有效,为 电平触发信号。 BHE/S7 高8位数据总线允许/状态复用信号 为0则AD15~AD8有效 为1则AD7~AD0有效 RESET 复位信号,当其有效CPU结束当前操 作,对DS,SS,ES,IP及标志寄存器清零,将CS置 为FFFFH。于是CPU从FFFF0H开始执行程 序,FFFF0H处放有一条JMP指令,转到系统程 序入口处,进行初始化,引导到监控程序。
32
4.4.2 PC/XT总线
XT总线是 IBM PC/XT 个人计算机采用 的总线。 XT总线有62根线。包括8位数据线、20 位地址线、6级中断请求线、DMA通道控 制线、动态RAM刷新控制线、时钟信号 线和电源线等。
4.4.3 ISA总线
ISA(Industrial Standard Architecture) 总线是 IBM 公司为推出 PC/AT微机而建立 的系统总线标准，多数80286、80386、 80486微机都采用这种总线.
14
其它引脚： AD15～ AD0 地址/数据复用线 A19/S6,A18/S5,A17/S4,A16/S3地址/状态复用线 S6 始终为低,表示CPU当前与总线相连 S5 是中断允许标志状态位,为1允许中断 S4和S3指定那一个段寄存器正在被使用. S4 S3 含义 0 0 当前正在使用ES 0 1 当前正在使用SS 1 0 当前正在使用CS或未用 1 1 当前正在使用DS
20
4.3.1 8086的读周期时序
CLK
M / IO A19~A16/S6~S3 AD15~AD0 BHE/S7 ALE
T1
第五章 微处理器总线时序和系统总线
二、8086的基本操作时序（最大组态） 4、中断响应时序
CPU在最后一个T状态对INTR和NMI采样，如果发现中断 请求，并IF有效，则终止取指令，进入中断响应； 8086对中断的响应过程包含两个机器周期： 机器周期1：AD15-AD0高阻，并发出INTA应答信号； 机器周期2：再次发出INTA信号，并通过DB读入中断向 量类型；
第一节 基本概念
一、主频、外频和倍频系数 1、时钟 (1)时钟信号是按一定的电压幅度，按一定的时间间隔 发出的脉冲信号； (2) 时钟信号是CPU的所有操作的基准。即CPU的所有操 作均具有严格的定时和先后关系； 2、CPU的主频：CPU内部的工作频率； 3、外频/系统频率：CPU的外部总线的工作频率； 4、倍频系数：CPU主频与外频的比例系数；
第一节 基本概念
三、总线周期 3、基本总线周期 8086的一个基本总线周期包含4个T周期（状态），在 每个T周期内，CPU会做不同的操作；
T1 CLK 总线周期 T2 T3 T4
第一节 基本概念
四、指令周期 1、执行一条指令所需要的时间称为指令周期； 2、执行指令所需要的时间由以下部分组成： 取指令、执行指令、取操作数、存操作数； 3、指令周期可以由执行指令所需要的T周期来表示； 4、由于指令类型或操作数不同，指令周期也不同 例： MOV BX，AX 7个T周期 MUL BL 70-77个T周期 MOV [BX]，AX 14个T周期
8282
（8下降沿锁存/三态器 ）
•引脚图
1 2 3 4 5 6 7 8 9 10
DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE GND
VCC DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 STB
CPU在最后一个T状态对INTR和NMI采样，如果发现中断 请求，并IF有效，则终止取指令，进入中断响应； 8086对中断的响应过程包含两个机器周期： 机器周期1：AD15-AD0高阻，并发出INTA应答信号； 机器周期2：再次发出INTA信号，并通过DB读入中断向 量类型；
第一节 基本概念
一、主频、外频和倍频系数 1、时钟 (1)时钟信号是按一定的电压幅度，按一定的时间间隔 发出的脉冲信号； (2) 时钟信号是CPU的所有操作的基准。即CPU的所有操 作均具有严格的定时和先后关系； 2、CPU的主频：CPU内部的工作频率； 3、外频/系统频率：CPU的外部总线的工作频率； 4、倍频系数：CPU主频与外频的比例系数；
第一节 基本概念
三、总线周期 3、基本总线周期 8086的一个基本总线周期包含4个T周期（状态），在 每个T周期内，CPU会做不同的操作；
T1 CLK 总线周期 T2 T3 T4
第一节 基本概念
四、指令周期 1、执行一条指令所需要的时间称为指令周期； 2、执行指令所需要的时间由以下部分组成： 取指令、执行指令、取操作数、存操作数； 3、指令周期可以由执行指令所需要的T周期来表示； 4、由于指令类型或操作数不同，指令周期也不同 例： MOV BX，AX 7个T周期 MUL BL 70-77个T周期 MOV [BX]，AX 14个T周期
8282
（8下降沿锁存/三态器 ）
•引脚图
1 2 3 4 5 6 7 8 9 10
DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE GND
VCC DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 STB
微机原理与接口技术5微处理器总线时序和系统总线
①微处理器性能指标1）字长：处理器一次性加工运算二进制数的最大位数。
2）主频：CPU 的时钟频率，CPU 运算时的工作频率。
3）内存总线速度和扩展总线：前者一般等同于CPU 的外频；后者安装在微机系统上的局部总线。
4）地址总线宽度：决定了CPU 可以访问存储器的物理地址空间5）数据总线宽度：决定了CPU 与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。
6）协处理器：负责浮点运算。
②总线周期的概念1）时钟周期(S 主频1）：计算机最基本的时间单元。
一个低电平一个高电平的组合 2）总线周期：CPU 对存储器/外设读写一次所需时间，最基本的总线周期包括4个时钟周期（T1，T2，T3，T4)T1：发地址信号。
T2：准备传送数据。
T3：开始读写数据。
Tw ：等待周期。
等待比较慢的设备。
T4：完成数据读写操作，结束周期。
Ti ：总线周期的空闲状态。
3）指令周期：执行一条指令所需的全部时间。
③CPU 的工作模式1：最:小模式：总线控制信号都是直接由一个CPU 产生。
2：最大模式：包括2个以上CPU ，其中一个为主处理器，其他的为协处理器。
3：实现：8086第33引脚（MN/MX )接地为最大模式，接+5V 为最小模式。
④CPU 的引脚信号1：总线复用技术：分时复用：不同时间周期同时可以使用的引脚。
带有斜杠 / 的。
模式复用：不同工作模式下引脚信号的复用。
带有括号（ ） 的。
2：8086引脚信号：最大模式与最小模式共用的引脚1：GND 、V CC （引脚1、20、40）电源、地引脚2：AD 0~AD 15（2-16、39）地址/数据复用引脚，双向工作。
3：A 16/S 3~A 19/S 6(35~38)地址/状态复用引脚，输出S 6:恒为0，表示8086与总线相连。
S 5：中断允许标志的当前设置（IF ），IF=1表示允许可屏蔽中断请求。
S4S3:表示当前使用哪个寄存器。
4：BHE/S7(bus high enable 34）：总线高允许/状态S7信号，输出T1时，输出BHE表示高8位数据线有效。
05第五章处理器总线时序和系统总线
第五章 处理器总线时序和系统总线
5-1 8086的引脚功能 1、8086的工作模式
为了尽可能适应各种各样的使用场合，在设计 8086 CPU芯片时，使它们可以在两种模式下工 作，即最小模式和最大模式，也称最小组态和最 大组态。
• 最小模式
在系统中只有一个CPU — 8086，所有的总线 控制信号都由8086直接产生，因此系统中的总 线控制电路被减到最少。
• 最大模式
此模式是相对最小模式而言的；此时系统中有 两个或多个微处理器，其中一个是主处理器 8086，其它的处理器称为协处理器，它们协助 主处理器工作。
2、8086的引脚功能
8086CPU采用双列直插式的封装形式，具有 40条引脚。8086地址线20位，数据线16位， 采用分时复用的地址/数据总线，有一部分引脚 具有双重功能。
2、几种周期的概念
• 时钟周期 — 时钟脉冲信号周期；这是CPU的 时间基准。
• 指令周期 — 执行一条指令所需要的时间；包 括取指令、分析指令、操作数寻址，然后执行指 令、保存操作结果等全过程。
• 总线周期 — 通过总线进行一次对存储单元或 I/O端口读或写的操作过程称为总线周期。 • 8086系统总线周期由四个时钟(T1-T4)和若干 个等待周期Tw组成。
3、8086两种工作模式的接线配置(略)
• 最小模式适用于由单处理器组成的小系统。在 这种系统中，8086直接产生所有的总线控制信 号，不需要总线控制逻辑。
• 最大模式和最小模式配置的主要差别是最大模 式下多了8288总线控制器。解决主处理器和协 处理器之间的协调工作问题和对总线的共享控制 问题。
在最小模式下，下列引脚含义为： • IO/M （三态输出）：访问存储器操作时，该
脚为低；访问外设时该脚为高。 • WR（三态输出）：CPU ‘写’ 操作。 • MN/MX （输入）：接高电平时，CPU处于最
5-1 8086的引脚功能 1、8086的工作模式
为了尽可能适应各种各样的使用场合，在设计 8086 CPU芯片时，使它们可以在两种模式下工 作，即最小模式和最大模式，也称最小组态和最 大组态。
• 最小模式
在系统中只有一个CPU — 8086，所有的总线 控制信号都由8086直接产生，因此系统中的总 线控制电路被减到最少。
• 最大模式
此模式是相对最小模式而言的；此时系统中有 两个或多个微处理器，其中一个是主处理器 8086，其它的处理器称为协处理器，它们协助 主处理器工作。
2、8086的引脚功能
8086CPU采用双列直插式的封装形式，具有 40条引脚。8086地址线20位，数据线16位， 采用分时复用的地址/数据总线，有一部分引脚 具有双重功能。
2、几种周期的概念
• 时钟周期 — 时钟脉冲信号周期；这是CPU的 时间基准。
• 指令周期 — 执行一条指令所需要的时间；包 括取指令、分析指令、操作数寻址，然后执行指 令、保存操作结果等全过程。
• 总线周期 — 通过总线进行一次对存储单元或 I/O端口读或写的操作过程称为总线周期。 • 8086系统总线周期由四个时钟(T1-T4)和若干 个等待周期Tw组成。
3、8086两种工作模式的接线配置(略)
• 最小模式适用于由单处理器组成的小系统。在 这种系统中，8086直接产生所有的总线控制信 号，不需要总线控制逻辑。
• 最大模式和最小模式配置的主要差别是最大模 式下多了8288总线控制器。解决主处理器和协 处理器之间的协调工作问题和对总线的共享控制 问题。
在最小模式下，下列引脚含义为： • IO/M （三态输出）：访问存储器操作时，该
脚为低；访问外设时该脚为高。 • WR（三态输出）：CPU ‘写’ 操作。 • MN/MX （输入）：接高电平时，CPU处于最