2.2-8086工作模式和总线操作
8086的总线操作和时序及工作模式
READY
RESET
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
INTR CLK GND
8088
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
状态Ti
总线操作与时序
➢ 时序（Timing）是指信号高低电平（有效或无效）变化及 相互间的时间顺序关系
➢ 总线时序描述CPU引脚如何实现总线操作
5.1 时钟周期、总线周期和指令周期
描述总线操作的CPU时序有三级 ◦ 指令周期 → 总线周期 → 时钟周期 指令周期（Instruction Cycle） 1、 8086CPU执行一条指令所需要的时间称为指令周期 （Instruction Cycle） 。 2、一个指令周期由一个或若干个总线周期组成，不同指令 的指令周期不是等长的，最短为一个总线周期，长的指令周 期，如乘法指令周期，长达124个时钟周期。
地址总线
数据总线
数据总线
控制总线
第二章 8086 CPU[2-3]
![第二章 8086 CPU[2-3]](https://img.taocdn.com/s3/m/e08657c3da38376baf1faef3.png)
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
简述8086最小模式下的总线读操作和写操作的过程
简述8086最小模式下的总线读操作和写操作的过程【实用版2篇】篇1 目录一、8086 最小模式下的总线读操作过程二、8086 最小模式下的总线写操作过程篇1正文一、8086 最小模式下的总线读操作过程在 8086 最小模式下，总线读操作主要分为以下几个步骤：1.CPU 产生读总线请求信号 RQ。
2.总线控制器 8288 接收到 RQ 信号后，向内存发送读请求信号READ。
3.内存接收到 READ 信号后，读取相应的数据，并将其发送到数据总线。
4.CPU 通过数据总线接收到内存发送的数据，并将其存储到相应的寄存器中。
5.CPU 撤销读总线请求信号 RQ。
6.总线控制器 8288 接收到 RQ 信号撤销后，停止发送读请求信号READ。
二、8086 最小模式下的总线写操作过程在 8086 最小模式下，总线写操作主要分为以下几个步骤：1.CPU 产生写总线请求信号 WR。
2.总线控制器 8288 接收到 WR 信号后，向内存发送写请求信号WRITE。
3.内存接收到 WRITE 信号后，等待 CPU 发送要写入的数据。
4.CPU 通过数据总线将待写入的数据发送到内存。
5.内存将收到的数据写入到相应的存储单元。
6.CPU 撤销写总线请求信号 WR。
7.总线控制器 8288 接收到 WR 信号撤销后，停止发送写请求信号WRITE。
总结来说，在 8086 最小模式下，总线读操作和写操作都需要通过总线控制器 8288 来协调和控制。
读操作主要是 CPU 从内存中读取数据，而写操作则是 CPU 向内存中写入数据。
篇2 目录一、8086 最小模式下的总线读操作过程二、8086 最小模式下的总线写操作过程篇2正文一、8086 最小模式下的总线读操作过程在 8086 最小模式下，总线读操作主要分为以下几个步骤：1.CPU 产生读总线请求信号 RQ。
2.总线控制器 8288 接收到 RQ 信号后，向存储器发送读请求信号。
3.存储器接收到读请求信号后，将读取到的数据发送到数据总线上。
第2章28086工作模式、基本时序
8086有3个空闲周期，8088中无
T1
T2
T3
T4
Ti
Ti
Ti
T1
T2
T3
T4
CLK
ALE
INTA AD7-AD0
中断类型码
4．总线响应周期 当系统中有其它的总线主设备请求总线控制时， CPU进入
总线响应周期。
CLK HOLD
T1或T4下降沿
...
...
...
HLDA
... ...
...
数据、地址总线
... AD15-0、A9-16、S6-3
... 8086使用总线
...
... 3）8087，8089使用总线
5）8086重新控制总线
课后作业： 2.4 2.14 2.19 2.20 2.21
READY RDY2
5 6
READY，当外部器件准备好后向CPU AEN2 7
发出就绪信号。
CLK 8 GND 9
8284A
18 VCC 17 X1 16 X2 15 ASYNC
14 EFI 13 E/C 12 OSC 11 RES 10 RESET
（2）地址锁存电路
8086为了实现AD0-15引脚的复用功能，须 使用地址锁存电路。
I/O
I/O 设备
系 统
控制器产生。
CPU 245
（3）用于构成多处理机和
总
DB 线
数学协处理器大型系统。
8288
CB
2.4 8086微处理器的基本工作时序
2.4.1 时钟周期、总线周期和指令周期
时钟周期 T：CPU工作的时间脉冲。由时钟发生电路提供，每个时间脉冲 的间隔时间为时钟周期。 总线周期： 每4个时钟周期完成一次总线操作，即一个操作数的读/写操 作，称为总线周期。
8086CPU系统、总线操作和时序
8086CPU系统、总线操作和时序第一节 8086的引脚信号与功能回顾：8086/8088微型计算机的组成、结构及微机系统的工作过程，微机系统的存储器组织及相关概念。
本讲重点：8086/8088CPU的两种工作模式，8086/8088CPU的外部结构，即引脚信号及其功能。
讲授内容：一、 8086/8088微处理器工作模式及外部结构1．8086/8088CPU的两种工作模式为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够使它工作在两种模式下，即最小模式与最大模式。
所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。
最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。
与8088/8086CPU配合工作的协处理器有两类，一类是数值协处理器8087 另一类是输入/输出协处理器8089。
8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。
换句话说，引入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。
8089协处理器，在原理上有点像带有两个DMA通道的处理器，它有一套专门用于输入/输出操作的指令系统，但是8089又和DMA控制器不同，它可以直接为输入/输出设备服务，使主处理器不再承担这类工作。
所以，在系统中增加8089协处理器之后，会明显提高主处理器的效率，尤其是在输入/输出操作比较频繁的系统中。
2．8086/8088CPU的引脚信号和功能(1).引言如图9-12（P15）所示，是8088CPU的外部结构，即引脚信号图，注意：在不同的工作模式下，其中一部分引脚的名称和功能可能不一致。
8086cpu数据操作的工作过程
8086cpu数据操作的工作过程
8086CPU的数据操作工作过程包括以下步骤：
取指令：首先，8086CPU从内存中取指令。
具体来说，它从内存地址中取出指令，将其存储在指令队列中等待执行。
此时，不需要使用外部总线，因为BIU可以将后续指令送到指令队列中，直到指令队列填满。
指令分析：接下来，8086CPU对取回的指令进行分析。
分析完成后，将分析结果告诉执行模块。
然后，取下一条指令进行分析，如此往复。
执行指令：在指令分析完成后，如果需要向内存或I/O 端口存取数据，8086CPU就会使用总线接口单元BIU去完成相应的总线周期。
跳转和过程调用：在执行指令的过程中，如果遇到跳转指令JMP或过程调用指令CALL，那么就需要将指令队列中的内容作废，并按照新的转移地址取指令。
运算：最后，8086CPU进行算术运算、逻辑运算或移位等操作。
在整个过程中，8086CPU的工作模式是并行流水线的方式。
也就是说，取指、分析、执行等步骤是并行进行的，从而提高了CPU的工作效率。
第5章8086总线操作和时序
S4、S3：指出当前使用段寄存器的情况。
（10）RESET：复位信号，输入，高电平有效。 RESET信号至少要保持4个时钟周期。复位时： 标志寄存器、IP、DS、SS、ES为0，CS=FFFFH，复 位后CPU从FFFF0H处开始 执行。
（11）ALE：地址锁存允许信号，输出，高电平有效。 用来锁存地址信号A19-A16和A15-A0，分时使用 A19/S6 - A16/S3地址/状态总线和AD15-AD0地址/数据 总线。
S4、S3组合所对应的段寄存器情况
S4 0 0 1 1 S3 0 1 0 1 段寄存器 当前正在使用ES 当前正在使用SS 当前正在使用CS 当前正在使用DS
3、控制总线 (1)、/BHE/S7：高8位数据总线允许/状态复用引脚。 在总线周期的T1状态，此引脚输出/BHE信号，表示 高8位数据线D15-D8上的数据有效。
（2）/RD：读信号，三态输出，低电平有效。 /RD=0，表示当前CPU正在对存储器或I/O端口进行 读操作。 （3）/WR：写信号，三态输出，低电平有效。 /WR=0，表示当前CPU正在对存储器或I/O端口进行 读操作。 （4）M//IO：存储器或IO端口访问信号，三态输出。 M//IO=1，表示CPU正在访问存储器；M//IO=0，表 示CPU正在访问IO端口。 （5）READY：准备就绪信号，输入，高电平有效。 READY=1，表示CPU访问的存储器或IO端口已准备好 传送数据。若CPU在总线周期T3状态检测到READY=0，表 示未准备好，CPU自动插入一个或多个等待状态TW，直到 READY=1为止。
微型计算机原理第5章 8086的总线操作
第5章
8086的总线操作
2. 最小模式下的引脚功能
⑴ INTA （Interrupt Acknowledge，输出） CPU向外输出的中断响应信号，用于对外部中断源发出的 中断请求的响应，中断响应周期由两个连续的总线周期组成 INTA 均为有效（低电平 ，在每个响应周期的T2，T3和TW状态， ），在第二个中断响应周期，外设端口往数据总线上发送中 断类型号，CPU根据中断向量而转向中断处理程序。 ⑵ ALE（Address Lock Enable，输出） 地址锁存允许信号，高电平有效。在总线周期的T1状态， 当 地 址 / 数 据 复 用 线 AD15～AD0 和 地 址 / 状 态 复 用 线 A19/S6～ A16/S3上出现地址信号时，CPU提供ALE有效电平，将地址信息 锁存到地址锁存器中。 ALE下降沿锁存地址。
第5章
8086的总线操作
⑶ DEN （Data Enable，输出，三态） 数据允许信号，在使用8286或74LS245数据收发器的最小模式 系统中，在存储器访问周期，I/O访问周期或中断响应周期，此 信号有效，用来作为8286或74LS245数据收发器的输出允许信号 ，即允许收发器和系统数据总线进行数据传送。T2～T4有效。 在DMA方式时，此线被浮置为高阻。 ⑷ DT/ R（Data Transmit/Receive，输出，三态） 数据发送/接收控制信号。在使用8286或74LS245数据收发器 的最小模式系统中，用DT/R 来控制数据传送方向。DT/ R 为低电 平，进行数据接收（CPU读），即收发器把系统数据总线上的数 据读进来。 当CPU处在DMA方式时，此线浮空。
第5章
8086的总线操作
⑼ RESET（输入） 复位信号，高电平有效。复位时该信号要求维持高电平至 少4个时钟周期，若是初次加电，则高电平信号至少要保持 50μ s。复位信号的到来，将立即结束CPU的当前操作，内部寄 存器恢复到初始状态，如表所示。 当RESET信号从高电平回到低电平时，即复位后进入重新启 动时，便执行从内存FFFF0H处开始的指令，通常在FFFF0H存放 一条无条件转移指令，转移到系统程序的实际入口处。这样只 要系统被复位启动，就自动进入系统程序。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
此外，还置 DT/R=0，使74LS245的DIR=0, 设定数据 传送方向A←B，允许从内存或I/O端口读入数据。
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
最小模式读总线周期
2）T2状态
在 A19/S6~A16/S3 、BHE/S7 总 线 上 传 送 状 态 信 息 。 AD15~AD0呈高阻态，为接收数据作好准备。
2.2 8086工作模式
第2章 CPU结构与工作模式
时钟发生器8284A
在用8088设计的PC/XT中，8284A与CPU的连线：
8284A为8086/8088系统提供： 系 统 时 钟 信 号 CLK 、 复 位 信 号 RESET 、 准 备 好 信 号 READY以及供外设用的时钟信号。
图2.16 8288总线控制器的引脚及内部结构框图
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
8288的输入输出总线信号
其总线信号分成4组，一般信号大致了解即可。
1. 状态输入信号 S2S0
8086送来，译码后产生总线周期类型信号。
2. 由外部输入的控制信号 CLK— 时钟输入信号，由8284A时钟发生器提供 AEN —地址允许 CEN—命令允许 IOB— I/O总线模式信号
址传地状址态信线号A1，9/S然6~后A1被6/S锁3和存B，H再E传/S送7 信数号据。或这状些态总信线号上。先
8086系统传送16位数据，要用2片74LS245驱动。8088 仅传送8位数据，只要1片缓冲器。缓冲器还可控制数 据传送方向。锁存器也具有缓冲功能。
8284A产生系统所需的时钟信号。
在T2状态的后半周期，RD=0，允许从内存或I/O端口 读出数据；数据允许信号 DEN=0，使74LS245的门控 输入 G =0，允许接收数据。
3）T3状态 读取数据。数据出现在D15～D0上，数据从74LS245
的BA，经AD15~AD0送入CPU寄存器。 若是8位数据操作，仅用低8位数据线传送8位数据。
锁存的20位地址和 BHE信号直接送到PC总线上, 也被 送到存储器系统，用来选择存储单元。
4）CPU使 RD =0，DEN =0
RD=0，CPU要从指定存储单元读数据；DEN =0，表
示 允 许 收 发 数 据 。DEN 与 74LS245 的 G 相 连 ， 允 许 74LS245传送数据。
这时，地址/状态线和地址/数据线上传送地址信号；
当ALE=1时, 分离出的A19~A0和BHE 打入74LS373； 当ALE=时, 20位地址和 BHE被锁存在74LS373中。
中国科学技术大学
2.2 8086工作模式
பைடு நூலகம்最小模式
第2章 CPU结构与工作模式
3）74LS373的输出允许端 OE 恒接地
如8253）使用。
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
8284A的作用：
系统加电，电源准备好信号PWR GOOD送8284A复位 端RES，经它同步后形成系统复位信号RESET。
当CPU与慢速存储器或外设交换数据时，会向8284A 的RDY1、AEN1 输入信号，经它同步后使READY变低 并送到CPU的READY端，在T3周期后插入1~n个等待 周期Tw，直至外部数据准备就绪，使READY变高才 进入T4周期，完成数据传送。
3. 总线控制信号
DT/R , DEN（反相后为 DEN），ALE与最小模式类 似，MCE/ PDEN为主控级联允许/外设数据允许信号
中国科学技术大学
2.2 8086工作模式
8288的信号
第2章 CPU结构与工作模式
4. 总线命令信号
1） MRDC —正常的存储器读信号。是最小模式下 RD =0和 M/IO 1 的组合，送到PC总线后称为 MEMR 。
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
2. 数据总线缓冲器74LS244和74LS245
74LS 244 单向数据总线缓冲器
图2.11 74LS 244的逻辑功能和引脚
1G =0, 1A11A4 端的信号被传送到 1Y11Y4；
2G =0, 2A12A4
1）CPU送出M/ IO和DT/ R 信号 M/IO 1 选中存储器；
DT/R 连到74LS245的DIR, 控制传送方向。DT/R 0使 DIR=0，数据AB，CPU准备接收内存读出的数据。
2）CPU先送出地址和 BHE信号，再送出地址锁存ALE A19/S6~A16/S3、AD15～AD0、BHE送3片74LS373输入；
CLK88－频率4.77MHz，输入时钟3分频后得到， 可送给8088或8288作时钟脉冲。
PCLK－CLK88 经8284A内部2分频产生的脉冲信 号, 频率2.385MHz。
OSC－从OSC脚输出的脉冲信号, 频率为14. 31818
MHz PCLK和OSC信号输出到系统外部，供外部电路（
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
8284A的时钟信号来源：
如F/ C 接低电平，时钟信号源由晶体振荡器提供， 频率为f = 14.31818MHz；
如F/C 接高电平, 用EFI端接入的外加振荡信号作时 钟信号源。
从8284A输出端可产生的信号：
2） MWTC—正常的存储器写信号。等于最小模式下 WR =0 和M/IO 1 的组合，送到PC总线后称为 MEMW 。
3） AMWC —超前的存储器写信号, 有时需给存储器提供一 个较早的超前写信号。
4） IORC —正常的I/O读信号, 是 RD 0 和M/IO 0 的组合, 在PC总线中称为 IOR 。
CPU读写一次存储器或I/O端口的时间叫总线周期。
执行1条指令的时间称为指令周期，1个指令周期可包 含1个或几个总线周期。
1个总线周期需要4个系统时钟周期（T1~T4），时钟周 期也称为T周期或T状态，它为时钟频率的倒数，是 8086 CPU动作的最小单位。
8086工 作 时 钟 为 5MHz，即 T周期为 200ns，总线 周期为 800ns。则CPU与内存或I/O接口间传送数据的最大速率可 达每秒125万次。8086-1的频率为10MHz，每秒最多可执行 250万条指令，运算速度达2.5 MIPS（百万指令/秒）。
2.2.1 最小模式系统 2.2.2 最大模式系统 2.2.3 总线操作时序
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
2.2.2 最大模式系统
8086工作于最大模式时，需增加一片总线控制器8288
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
CPU工作于最大模式时，WR、M/ IO 、DT/ R 、DEN 和 INTA等信号，要由总线控制器8288产生。
2.2 8086工作模式
第2章 CPU结构与工作模式
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
§2.2 8086的工作模式和 总线操作
2.2.1 最小模式系统 2.2.2 最大模式系统 2.2.3 总线操作时序
只有G =0，数 据才能传输， AB 或 A B ；
DIR=1, 传 输 方向AB；
DIR=0, 传 输 方向AB。
中国科学技术大学
O2E .2 8086工作模式
锁存器74LS373
74LS373的逻辑功能图和真值表：
第2章 CPU结构与工作模式
两个控制端：输入使能端G和允许输出端 OE
中国科学技术大学
2.2 8086工作模式
工作模式
第2章 CPU结构与工作模式
CPU工作于最小模式时，送到存储器和 I/O接口的所有信号都由CPU产生。
工作于最大模式时，某些控制信号由8288 总线控制器产生。
最大模式主要用于包含数值协处理器（ Numeric Data Processor, NDP）8087的系 统中。
5） IOWC—正常的I/O写信号, 等于 WR=0 和M/IO 0 的组
合, 在PC总线中称为 IOW 。
6）ATOWC —超前的I/O写信号。在某些情况下需要给I/O端 口提供一个较早的超前写信号。
7）INTA —中断响应信号。
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
1. 最小模式下的读总线周期
读总线周期从存储器或I/O端口读出一个数据。
图2.17 最小模式下读总线周期时序
中国科学技术大学
2.2 8086工作模式
第2章 CPU结构与工作模式
最小模式读总线周期
1）T1状态 首先，由 M/IO确定是读内存或I/O端口。时序图中，
由于第1）步中已设置缓冲器数据传送方向AB，所 以 可 从 存 储 单 元 读 出 数 据 ， 经 数 据 总 线 D15~D0 ， 从 74LS245的B端传送到A端，再从CPU的AD15~AD0总 线送入CPU的寄存器。