数字电子技术实验1-4要点

第三部分：数字电子技术实验实验一晶体管开关特性限幅器与箝位器一、实验目的1、观察晶体管的开关特性，熟悉外电路参数对晶体管开关特性的影响。

2、掌握现现限幅器的基本工作原理。

3、掌握箝位器的基本工作原理。

二、实验原理1、二极管的开关过程是结电容充、放电和存贮电荷建立与消散的过程。

二级管的开启和关断不可能在瞬间完成。

如图3-1-1所示，当加在二级管上的电压突然由正向偏置变为反向偏置时，二级管的截止过程存在反向恢复时间t R=t S+t F,其中t S称为存贮时间，t F称为下降时间。

t S和t F值的大小取决于二级管的结构，同时也与外电路的参数有关。

二级管正向电流越大，t S值越大；所加截止偏压越大，t S值越小。

由于t R的存在，限制了开关速度的提高，所以应合理地选择电路元件参数以减小二极管的开关时间，限制了开关速度的提高，所以应合理地选择电路元件参数以减小二极管的开关时间，提高开关速度。

图3-1-1二级管开关特性图3-1-2晶体管开关特性1、晶体管的开关过程主要与晶体管内部存贮电荷（主要是基区存贮电荷）的建立和消散过程有关，因此晶体管从截止到饱和与从饱和到截止状态的转换都需要时间。

晶体管的开关特性如图3-1-2所示，其中开启时间t on=t d（延迟时间）＋t r（上升时间）；关闭时间t off=t s （存贮时间）＋t f（下降时间）。

与二级管的开关参数一样，这些差数也主要取决于晶体管的内部结构，同时与外电路的参数有关。

例如，加大基极正向驱动电流可以减小t r，但同时加深了晶体管的饱和程度，t c也随之增加；而若加大反向驱动电流，t s和t f都将减小，但截止程度也相应加深，对减小t d不利。

开关时间的存在使晶体管开关速度受到限制，为了减小开关时间，应选择合适的负载电阻R c，减小输出电容C o，此外，在基极串联电阻上并联一个加速电容，或在集电极接入限幅二极管D，都可以使输出波形的边沿得到明显的改善。

2、限幅器是一种波形交换电路，可以用二级管和晶体管等非线性器件构成。

二级管限幅器是利用二极管导通和截止时呈现的阻抗不同来实现限幅的，其限幅电平由外接偏压决定。

晶体管限幅使输出波形出现平顶，饱和限幅使输出波形出现平底，如同时利用这两个特性，可以实现双向限幅。

若使晶体管的静态工作点处于负载线线性区的中点，则能实现上下对称的线幅。

3、箝位的目的是将脉冲波形的顶部或底部箝制在一定的电平上，从而避免脉冲信号通过阻容耦合电路时产生的波形渐移现象。

利用二级管和晶体管的非线性特性均可实现对波形的箝位。

通常在阻容耦合电路后面并联一个二级管，并加上适当偏压，可以将输出波形的顶部（或底部）箝制在所需的电平上，这种箝位称位顶部（或底部）箝位。

三、实验设备与器件l、函数发生器2、双踪示波器3、晶体管直流稳压电源4、数字万用表5、数字电子技术试验箱6、器材：2AK2、2CP22、3DG6A、3DK2四、实验内容l、二级管反向恢复时间的观察按图3-1-3（a）连接电路，其中二极管选用2cp22将XC－13型脉冲信号发生器输出得矩形脉冲信号加到实验电路的输入端。

信号发生器的频率调至100kz，延迟和上升、下降沿调到最小，脉宽调节到5μs左右，调节幅度旋钮使V≈3V，极性开关置于一倒置位置，偏移旋钮顺时旋到底（即偏移为＋1V）。

观察实验电路输出信号V0的波形，改变偏移大小，观察波形的t s与t f的变化规律。

（a）（b）图3-1-3观察二级管反向恢复时间的实验电路如果所使用的脉冲信号发生器的输出直流电平不可调，则可按图3-1-3（b）连接电路，用改变偏压E（由0V变化到2V）的方法观察输出信号V0波形的ts与t f的变化规律。

记录观察结果，并进行分析。

2、晶体管开关特性的观察实验电路如图3-1-4所示，其中晶体管选用3DG6A。

输入信号V i为周期T＝10μs、幅度V p-p≈3V的方波信号。

（1）将B点接至负电源－E b。

调节负电源使－E b在0V～－4V内变化，观察并纪录输出信号V0波形的t d，t r，t s，t f的变化规律。

本项实验结束时，将B点接地。

（2）在R b1上并接加速电容C b＝30pf，观察并记录输出波形的变化情况。

将C b更换为300pf，观察并记录输出波形的变化情况。

本项实验结束时，将并接的加速电容去掉。

（3）在电路的输出端接入负载电容C b＝30pf，观察并记录输出波形的变化情况。

本项实验结束时，C b保留在电路上。

（4）在电路的输出端接入负载电阻R b＝1kΩ，观察并纪录输出波形的变化情况。

本项实验结束时，将R b去掉。

图3-1-4 晶体管开关特性实验电图3、二级管限幅器实验电路如图3-1-5所示。

输入信号Vi为f＝10KHz、V p-p＝4V的正弦波。

按表3-1-1的要求改变E的数值，观察输出信号V o的波形，并纪录于表中。

表3-1-1 限幅器输出波形按图3-1-6连接电路。

输入T＝10μs、V p-p≈3V的方波信号。

按表3-1-2的要求改变E 的数值，观察输出信号V0的波形，并记录于表中。

图3-1-5 二极管限幅器图3-1-6 二级管箝位器表3-1-2 箝位器输出波形五、实验预习要求1、复习二级管与晶体管的开关特性2、复习限幅器的工作原理，熟悉实验电路。

3、复习箝位器的工作原理，熟悉实验电路。

4、拟定各实验任务中使用示波器测试的测试方法。

六、实验报告1、实验测得的波形必须画在方格纸上，并对它们进行分析与讨论。

2、根据对晶体管开关特性的观察结果，总结外电路元件参数对晶体管开关特性的影响。

实验二门电路一、实验目的1. 掌握常见TTL集成门电路逻辑功能。

2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理集成逻辑门电路是最简单、最基本的数字集成元件。

任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。

目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。

虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。

因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。

因此，本书大多采用74LS（或74）系列TTL 集成电路。

它的工作电源电压为5V正负0.5V。

逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。

它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”）。

各自的逻辑表达式分别是：与门Q＝A·B，或门其Q＝A＋B，与非门Q=AB ,Q=ABCD,反相器Q＝ A。

图3-2-1TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端。

电源和地一般为集成块的两端，如14脚集成电路，则7脚为电源地（GND），14脚为电源正（Vcc），其余引脚为输入和输出，如图3-2-2所示。

外引脚的识别方法是：将集成块正面对准使用者，以凹口左边或小标志点“·”为起始脚1，逆时针方向向前数1，2，3……n脚，使用时，查IC手册即可知各管脚功能图3-2-2 集成电路管脚排列图3-2-3 TTL门电路实验接线图三、实验设备与器件1、数字电子技术实验台2、集成电路：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32四、实验内容1、TTL门电路逻辑功能验证（1）按图3-2-1在实验系统（箱）上找到相应的门电路。

并把输入端接实验箱的逻辑开关，输出端接发光二级管，如图3-2-3（a）所示TTL与门电路逻辑功能验证接线图。

若实验系统上无门电路集成元件，可把相应型号的集成电路插入实验箱集成块空插座上，再接上电源正、负极，输入端接逻辑开关，输出端接LED发光二级管，即可进行验证实验，如图3-2-3（b）所示。

（2）按状态表3-2-1中“与门”一栏输入A、B（0、1）信号，观察输出结果（看LED备用发光二级管，如灯亮为1，灯灭为0）填入表3-2-1中3、用门电路完成下列逻辑变换，并画出逻辑线路图：（1）Q=AB+CD（2）Q= A B+C D（3）Q=(AB+CD)· EF五、实验报告1. 画出实验用门电路的逻辑符号，并写出其逻辑表达式2. 整理实验表格3. 画出门电路逻辑变换的线路图。

六、预习要求1. 复习门电路的逻辑功能及逻辑函数表达式。

2. 查找集成电路手册，画好进行实验用各芯片管脚图、实验接线图。

3. 画好实验用表格实验三 集电极开路门与三态门一、实验目的1. 掌握TTL 集电极开路门(OC 门)的逻辑功能及应用。

2. 了解集电极负载电阻R L 对集电极开路门的影响。

3. 掌握TTL 三态输出门(TSL 门)的逻辑功能及应用。

二、实验原理数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。

对于普通的TTL 门电路。

由于输出级采用了推拉式输出电路, 无论输出是高电平还是低电平, 输出阻抗都很低。

因此, 通常不允许将它们的输出端并接在一起使用。

集电极开路门和三态输出门是两种特殊的TTL 门电路, 它们允许把输出端直接并接在一起使用。

1. TTL 集电极开路门(OC 门)本实验所用OC 与非门型号为2输入四与非门74LS03, 内部逻辑图及引脚排列如图3-3-1(a)、(b)所示。

OC 与非门的输出管V 3是悬空的, 工作时, 输出端必须通过一只外接电阻R L 和电源E C 相连接, 以保证输出电压符合电路要求。

(a) (b)图3-3-1OC 门的应用主要有下述三个方面(1) 利用电路的“线与”特性方便的完成某些特定的逻辑功能。

图3-3-2所示, 将两个OC 与非门输出端直接并接在一起, 则它们的输出21212121B A B B A A B B A A F F F +=∙=∙=即把两个(或两个以上)OC 与非门“线与”可完成“与或非”的逻辑功能。

(2) 实现多路信息采集, 使两路以上的信息共用一个传输通道(总线)。

(3) 实现逻辑电平的转换, 以推动荧光数码管、继电路、MOS 器件等多种数字集成电路。

OC 门输出并联运用时负载电阻R L 的选择。

图3-3-3所示电路由n 个OC 与非门“线与”驱动有n 个输入端的N 个TTL 与非门，为保证OC 与非门输出电平符合逻辑要求, 负载电阻R L 阻值的选择范围为iLLM OL C Lmin iH OH OHC Lmax NI I U E R mI nI U E R +-=+-= 式中: I OH −− OC 门输出管截止时(输出高电平U OH )的漏电流(约50μA)I LM −− OC 门输出低电平U OL 时, 允许最大灌入负载电流(约20mA)I iH −− 负载门高电平输入电流(<50μA)I iL −− 负载门低电平输入电流(<1.6mA)E O −− R L 外接电源电压n −− OC 门个数N −− 负载门个数m −− 接入电路的负载门输入端总个数R L 值须小于R Lmax , 否则U OH 将下降, R L 值须大于R Lmin , 否则U OL 将上升, 又R L 的大小会影响输出波形的边沿时间, 在工作速度较高时, R L 应尽量选取接近R Lmin 。