超低功耗电子电路系统设计原则

合集下载

亚阈值电路设计

亚阈值电路设计

亚阈值电路设计亚阈值电路是一种设计用于处理低功耗或超低电压操作的电路,通常用于嵌入式系统、便携式设备和节能电子设备。

这些电路被设计用来在低电压和低功耗条件下工作,以延长电池寿命或减少能耗。

以下是一些关于亚阈值电路设计的基本原则和要点:1.电源电压:亚阈值电路通常在远低于标准CMOS电路的电源电压下工作。

电源电压可能在0.3V到0.5V范围内,甚至更低。

2.电源电流:由于低电源电压,亚阈值电路通常具有极低的电源电流。

这有助于延长电池寿命和降低功耗。

3.晶体管选择:在亚阈值电路中,选择合适的晶体管非常重要。

通常使用低阈值电晶体管(LVT),它们在低电压下具有较低的开启电压。

4.时钟频率:亚阈值电路的时钟频率通常较低,以减小开关功耗。

5.电路架构:亚阈值电路设计通常采用异步电路或基于事件的电路,以最小化时钟驱动的功耗。

6.错误容忍性:由于低电压操作可能导致电路不稳定,亚阈值电路通常需要内置的错误容忍性机制,以处理潜在的错误。

7.模拟电路:亚阈值电路中的模拟电路通常需要特殊的设计考虑,以确保准确性和稳定性。

8.封装和散热:亚阈值电路可能需要特殊的封装和散热解决方案,以应对低电压操作带来的热问题。

9.工具和模拟:设计亚阈值电路通常需要使用特殊的电子设计自动化(EDA)工具和模拟器,以考虑低电压操作的特殊要求。

10.能耗和性能权衡:亚阈值电路的设计需要权衡能耗和性能。

在一些应用中,性能可能会牺牲一些,以获得更低的功耗。

请注意,亚阈值电路设计是一项复杂的工作,通常需要深入的电子工程知识和经验。

设计师通常需要根据具体应用的需求进行调整和优化,以满足性能和功耗的要求。

低功耗的设计原则健全版

低功耗的设计原则健全版

超低功耗电子电路系统设计原则虽然超低功耗设计仍然是在CMOS集成电路(IC)基础上发展起来的,但是因为用户众多,数千种专用或通用超低功耗IC不断涌现,使设计人员不再在传统的CMOS 型IC上下功夫,转而选择新型超低功耗IC,致使近年来产生了多种超低功耗仪表。

电池供电的水表、暖气表和煤气表近几年能够发展起来就是一个证明。

目前,电池供电的单片机则是超低功耗IC的代表。

本文将对超低功耗电路设计原则进行分析,并就怎样设计成超低功耗的产品作一些论述,从而证明了这种电路在电路结构和性价比等方面对传统电路极具竞争力。

1 CMOS集成电路的功耗分析无论是低功耗还是超低功耗IC,主要还是建立在CMOS电路基础上的。

虽然超低功耗IC对单元电路进行了新形式的设计,但作为功耗分析,仍然离不开 CMOS 电路基本原理。

以74系列为代表的TTL集成电路,每门的平均功耗约为10mW;低功耗的TTL集成电路,每门平均功耗只有1mW。

74系列高速 CMOS电路,每门平均功耗约为10μW;而超低功耗CMOS通用小规模IC,整片的静态平均功耗却可低于10μW。

传统的单片机,休眠电流常在 50μA~2mA范围内;而超低功耗的单片机休眠电流可达到1μA以下。

CMOS电路的动态功耗不仅取决于负载,而且就电路内部而言,功耗与电源电压、集成度、输出电平以及工作频率都有密切联系。

因此设计超低功耗电路时不得不对全部元件的内外性质做仔细分析。

CHMOS或CMOS电路的功耗特性一般可以表示为:P=PD+PA式中, P--总功耗PD--静态功耗,PD=VDD·IDD (1)PA--动态功耗,PA=PTC+PC=VDD·ITC+f·CL·vdd2(2)PTC --瞬时导通功耗PC--输出电容充放电功耗VDD--工作电源电压IDD--静态时由电源流向电路内部的电流ITC--脉冲电流的时间平均值f--输入脉冲重复频率CL--电路输出端的负载电容式(1)为静态功耗表达式。

超低能耗电子电路系统设计原则

超低能耗电子电路系统设计原则
《 备制造 技术 )0 2年第 7期 装 ) 1 2
超低 能耗 电子 电路 系统设计原则
徐 昌华
( 淮安信息职业技术学院电子工程系, 江苏 淮安 23 0 ) 20 3
摘 要: 超低 功耗 电子 电路 系统设计 , 需要对 电路 的整个功耗进行仔细 的分析研 究 , 影响 电路 系统功耗 的 因素有 负栽能
等 器件 。超 低 功耗 电路 的设 计 对 低 功耗 电路 提 出 了 新 的挑 战和 新 的问题 ,超低 功 耗 电子 电路 不 断扩 展
பைடு நூலகம்
集成电路的功耗不仅与负载相联 ,而且与 电源 电压 、 工作频率 、 集成度 、 出电平 等都有一定程度 输 的关联 ,这些因素都影响着集成 电路功耗产生 的高
随着社会经济 的发展 , 电池供 电电路不断兴起 , 电路中的 7 系列 , 4 每门的平均功耗大概是 1r 而 0 w, o 尤其 以手机 电池 电路为典型 ,并为便携式仪表 指明 吼 中低 功耗 的集 成 电子 电路 每 门平均 功耗 仅有 了新的发展方 向,因此超低功耗 电子电路系统 成为 l W。4系; m 7 系列中高速集成 电子 电路每门平均功耗 研究人员不断研究 、 设计的方向。超低功耗 电路系统 大约为 l w,超低耗的集成 电路每 门平均功耗则 0 包 括 超 低 功 耗 的 电源 、 晶 显 示屏 、 片机 、 大 器 能够低 于 1 pW。 液 单 放 0,
消耗功率 ,并可以通过一定 的计算式计算 出电容充 则 为 2 0 A。 5 放 电功耗值 , 电容的瞬时充 、 电电流与电源电压 对 放 ( )C器件 的选 择 2 I 之 积 进 行积 分 。 就可 以得 出结 果 。 电子 电路 系统 中动 单靠选择适合的单片机是无法实现整个 电路功

电源管理设计中的低功耗设计原则

电源管理设计中的低功耗设计原则

电源管理设计中的低功耗设计原则在电源管理设计中,低功耗设计原则是至关重要的。

随着电子设备的普及和功能的不断增加,对于电源管理方面的需求也越来越高。

低功耗设计可以帮助延长电池寿命、减少能源消耗以及减小设备体积,因此在现代电子设备中,低功耗设计原则被广泛应用。

首先,要实现低功耗设计,电源管理系统需要尽可能高效地转换和传递能量。

这意味着选择高效的电源管理芯片和组件,以减少能量损耗。

此外,设计电源管理系统时要考虑不同工作模式下的能耗情况,尽可能在设备不被使用时降低功耗,比如进入低功耗模式或完全关闭某些电路。

其次,优化电源管理系统的工作模式也是实现低功耗设计的关键。

通过合理设计系统的各种模式切换策略和算法,可以在不同负载情况下动态调整功耗水平。

例如,在设备处于空闲状态时,可以降低工作频率或关闭部分电路以节省能量。

此外,采用节能型的器件和材料也是实现低功耗设计的重要手段。

比如,采用低功耗的处理器、存储器和传感器等电子元件,或者使用低损耗的电感、电容和半导体器件等,都可以有效减小电源管理系统的功耗。

此外,合理设计电源管理系统的电路结构和布局也可以帮助降低功耗。

比如,采用降低电阻的电路布线、减小电路板面积以降低电流回路长度等方法,都可以减少功耗。

在实际应用中,低功耗设计原则不仅适用于便携式电子设备,也适用于工业控制系统、无线通信设备以及智能家居等领域。

通过遵循低功耗设计原则,不仅可以减少能源浪费,还可以提高设备的可靠性和使用寿命,从而为用户提供更好的使用体验。

综上所述,电源管理设计中的低功耗设计原则是至关重要的。

通过选择高效的器件和材料、优化系统工作模式、设计节能电路结构和布局等手段,可以有效降低电源管理系统的功耗,实现能源的合理利用,延长设备寿命,提高设备性能和可靠性。

在未来的电子设备设计中,低功耗设计原则将继续发挥重要作用,推动电子科技的发展和进步。

stm32低功耗电路设计

stm32低功耗电路设计

stm32低功耗电路设计低功耗是当前电子设备设计的一个重要指标,它可以有效延长电池寿命,提高设备的可靠性,并对环境产生较小的影响。

在STM32嵌入式系统中,低功耗电路设计至关重要。

本文将介绍STM32低功耗电路设计的一些关键要点和注意事项。

首先,选择合适的供电方案是低功耗电路设计的基础。

在STM32中,一般有两种供电方式:外部供电和内部供电。

外部供电是指通过外部电源提供电压,而内部供电是指利用芯片内部的低功耗模式来降低功耗。

选择使用哪种供电方式需要根据设计要求来决定。

其次,对于外部供电模式,选择合适的电源管理IC或电池管理IC是重要的。

这些IC可以有效地对供电电路进行管理,并提高功耗转换的效率。

另外,对于电源线路的设计,应该尽量减小功耗,例如通过使用低电阻的电源线、使用高效的电源模块等方式。

在低功耗电路设计中,还需要注意处理器和外设的控制。

在处理器的选择上,可以使用带有低功耗模式的STM32系列芯片,这些芯片在空闲状态下能够在低电压和低频率下工作,从而降低功耗。

另外,对于外设的使用也需要注意功耗管理。

例如,通过合理配置SPI、UART等外设的时钟频率和工作模式,可以降低功耗。

此外,对于系统中的一些外设,可以考虑使用休眠模式来降低功耗。

休眠模式是指让某些外设进入低功耗模式,只在需要时才唤醒它们。

例如,可以通过配置RTC(实时时钟)和Wakeup Timer等模块来实现定时唤醒。

另外,对于一些不经常使用的外设,可以通过关闭它们来降低功耗。

最后,优化软件程序也是低功耗电路设计的重要内容。

在编写程序时,可以通过合理管理任务的优先级、使用低功耗模式的API函数等方式来降低功耗。

另外,对于一些循环任务,可以通过延时方式来减少功耗。

此外,确定好中断的触发条件和处理方式也是很重要的,可以减少不必要的中断触发和处理。

综上所述,STM32低功耗电路设计需要选择合适的供电方案,合理选择供电和电池管理IC,注意处理器和外设的控制,使用休眠模式来降低功耗,并优化软件程序。

集成电路低功耗设计技术

集成电路低功耗设计技术

集成电路低功耗设计技术集成电路(Integrated Circuit,简称IC)是现代电子技术中的重要组成部分,在各种电子设备中广泛应用。

随着科技的进步和市场的需求不断增长,电子设备的功耗问题也日益受到关注。

在集成电路设计中,低功耗设计技术的应用显得尤为重要。

本文将讨论集成电路低功耗设计技术的原理和方法。

低功耗设计技术的背景随着移动设备和物联网技术的快速发展,对于功耗的要求越来越高。

低功耗设计技术的应用能够延长电池寿命,减少设备发热以及提高电池充电效率。

因此,低功耗设计技术已经成为集成电路设计的关键考虑因素。

低功耗设计技术的原理低功耗设计技术的原理是通过降低集成电路的功耗来实现节能的目标。

主要采用以下几种方法来实现:1. 逻辑门的优化设计:逻辑门通常是芯片中最耗电的部分。

优化逻辑门的设计可以减少功耗。

例如,采用低阈值电压晶体管和有选择地禁用部分逻辑门等方法,能有效降低功耗。

2. 时钟管理技术:芯片上的时钟频率和功耗是成反比的。

通过合理的时钟设计,可以降低芯片功耗。

例如,使用自适应时钟技术,根据芯片的工作负载动态调整时钟频率,在降低功耗的同时保持系统的性能。

3. 状态优化技术:大部分电子设备在使用过程中都存在空闲状态。

通过设计合理的状态优化技术,可以将处于空闲状态的部分电路降低功耗。

例如,采用局部时钟门控技术,只在需要时打开关键电路,延长电池寿命。

4. 电源管理技术:对于移动设备来说,电池寿命是一个重要的指标。

通过采用先进的电源管理技术,例如多电源域设计、电源适应性调整等方法,可以最大限度地降低功耗。

5. 快速快速启动和休眠技术:集成电路在启动和休眠过程中消耗较高的功耗。

采用快速启动和休眠技术可以缩短启动和休眠时间,减少功耗。

低功耗设计技术的应用低功耗设计技术在各种领域都有广泛的应用。

其中,移动设备、物联网设备和便携式电子设备是低功耗设计技术的主要应用领域。

在移动设备中,如智能手机、平板电脑等,低功耗设计技术能延长电池使用时间,用户无需频繁充电,提供更好的使用体验。

低功耗设计方法

低功耗设计方法

低功耗设计方法一、低功耗设计方法概述在如今高度信息化和电子化的时代,各种电子设备无处不在。

然而,电子设备的不合理使用和高功耗使用,给能源消耗和环境保护带来了巨大挑战。

因此,低功耗设计方法逐渐成为电子工程领域的研究热点。

本文将从硬件和软件两个方面,综合讨论低功耗设计的方法和技术。

二、硬件层面的低功耗设计方法2.1 降低电源电压通过降低电源电压的方法可以有效降低功耗。

现代电子设备中的大部分电路都可以工作在较低的电压下,而不会影响其正常运行。

因此,通过调整电源电压来实现低功耗设计是一种常用的方法。

2.2 优化电路结构在电路设计中,合理优化电路结构可以降低功耗。

例如,使用功耗更低的CMOS技术代替传统的Bipolar技术,采用更简单的逻辑门设计,减少器件数量等。

此外,还可以通过使用更高效的存储器和其他器件来提高整体功耗效率。

2.3 芯片级别的功耗优化在芯片级别的设计中,可以通过减少功耗关键电路的数量和功能,以实现低功耗设计。

例如,通过使用功耗更低的寄存器、减少时钟频率、降低核心电路电压等来实现。

2.4 功耗管理技术在硬件设计中,采用功耗管理技术是一种有效的低功耗设计方法。

例如,采用动态电压调节(DVFS)技术可以根据负载情况对处理器电源电压进行实时调整,以减少功耗。

此外,还可以使用功耗管理器件来监控和控制整个系统的功耗消耗。

三、软件层面的低功耗设计方法3.1 优化算法和代码通过优化算法和代码,可以降低软件运行过程中的功耗消耗。

例如,在图像处理算法中,优化处理过程可以减少不必要的重复计算,从而降低功耗。

此外,编写精简的代码,减少内存占用和访问次数,也有助于降低功耗。

3.2 休眠和唤醒机制在软件设计中,合理使用休眠和唤醒机制可以降低系统的功耗。

例如,在设备处于空闲状态时,通过将其置于休眠模式来降低功耗。

当系统需要被唤醒时,可以通过外部中断或定时器等机制实现。

3.3 任务调度和功耗管理合理的任务调度和功耗管理可以降低系统的功耗。

电子电路设计中的功耗优化技术

电子电路设计中的功耗优化技术

电子电路设计中的功耗优化技术电子电路的功耗优化对于提高电路性能、延长电池寿命以及减少环境污染具有重要意义。

功耗优化技术可以在设计过程中降低电路的功耗,提高系统的能效。

本文将详细介绍电子电路设计中的功耗优化技术,并分为以下几个步骤进行讲解。

1. 了解功耗模型在进行功耗优化之前,首先需要了解功耗模型。

功耗模型是通过数学方程描述电路在不同工作状态下的功耗。

常见的功耗模型有静态功耗模型和动态功耗模型。

静态功耗模型描述电路处于不切换状态时的功耗,而动态功耗模型描述电路在切换状态时消耗的功耗。

了解功耗模型有助于设计者选择合适的优化技术。

2. 降低静态功耗静态功耗是指电路在不进行切换时消耗的功耗。

静态功耗的主要来源是漏电流。

降低静态功耗的技术主要包括:- 采用低功耗器件:使用低漏电流的器件可以有效降低静态功耗。

- 电源管理技术:合理的电源管理技术可以在电路不工作时关闭电源,从而降低静态功耗。

- 时钟控制:合理控制时钟信号可以减少电路的开关次数,从而降低静态功耗。

3. 降低动态功耗动态功耗是指电路在进行切换操作时消耗的功耗。

动态功耗的主要来源是开关活动的能量消耗和充电和放电电流产生的功耗。

降低动态功耗的技术主要包括:- 使用低功耗逻辑:选择低功耗逻辑门电路可以降低动态功耗。

- 时钟频率优化:合理优化时钟频率可以减少电路的切换次数,从而降低动态功耗。

- 端口电流优化:减少电路中端口的电流负载可以降低动态功耗。

- 电源电压优化:降低电路供电电压可以降低电路的功耗,但需要考虑到电路稳定性和性能要求。

4. 优化布局和布线电子电路中的布局和布线也会影响功耗。

合理的布局和布线可以降低电路的电阻和电容,减少功耗。

优化布局和布线的技术包括:- 降低线损:通过减少电路的线长和线宽来降低线损,减少功耗。

- 避免串扰:减少电路中的串扰可以降低功耗,提高电路的可靠性。

- 控制电源噪声:合理布局和布线可以降低电路的电源噪声,进而减少功耗。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

# %* +$ "" ! %*
加而增加, 并 且 与 脉 冲 电 流 的 波 形 有 关 。如 果 电 流 波 形 峰 值 大 , 过 渡 过 程 中 导 通 持 续 时 间 长 , 则 #%* 增 大。影响电流脉冲波形形状的因素比较多, 例如, 输 入 电 压 $ ! 跳 变 过 程 较 慢 , 则 脉 冲 电 流 ) %* 持 续 时 间 就比较长; 而 (:; 晶 体 管 的 开 启 电 压 低 、 跨导大, 则 脉 冲 电 流 ) %* 的 峰 值 也 大 。 第二是电容充放电功耗。电路输出端逻辑电平 的 改 变 总 是 伴 随 着 输 出 电 容 *- 的 充 放 电 过 程 。 以 带 有 负 载 电 容 *- 的 互 补 电 路 的 输 出 端 为 例 , 由 逻
( $)
由此可见, #%* 随 着 电率 , 的 增
表 ’ 两种单片机的功耗比较
符号 参数 电源电流, 工作模式 电源电流, 工作模式 电源电流, 空闲模式 电源电流, 空闲模式 电源电流, 掉电模式 电源电流, 掉电模式 测试条件 典型值 型号
! "" ! !" ! #"
# * + ,* - $ ""
"
( 1)
由此看出, 这 部 分 功 耗 主 要 取 决 于 外 部 使 用 条 件 ,、 而与电路内部本身参数几乎无关。 * - 和 $ "" 三 个 参 数 , 从 以 上 对 /(:; 电 路 的 功 耗 分 析 可 以 看 出 , 系 统 的 总 功 耗 与 系 统 的 电 源 电 压 有 很 大 关 系 。而 动 态 功 耗 除 了 与电源电压的平方有关外,还与其工作脉冲重复频率、 脉冲波形以及输出容性负载有关。
+(+ 外 围 器 件 的 选 择
作为一个完整的电路系统, 如果要整个系统的功耗 都得以降低, 单靠单片机本身并不能完成, 其外围元器 件的选择也相当重要。在模拟电路方面, 在满足其性能 要求的同时, 尽量选用与单片机工作电源相匹配的低电 源产品以及专为低功耗系统设计的器件。
(-O>( 公 司 的 一 些 >/ 产 品 , 如 运 放 (-O1’$’ N " N $ N 1 、 比 较 器 (-OP.3 N PP’ 等 ; 2CDBDEF 公 司 的 一 些 > " / 器 件, 如 2/K.%31 、 还 有 -J(Q4 公 司 的 "1R/ 系 2/K.%+$ ; " 列 的 > / 器 件 等 都 是 ! - 级 产 品 。现 在 各 大 >/ 生 产 厂 商
—— 静 态 功 耗 , !#— ( ! # "& ##・’ ## !) —— 动 态 功 耗 , !% — ( ! % "! () $! ) 7 & ##・’ () $*) + & & ## &) —— 瞬 时 导 通 功 耗 ! () — —— 输 出 电 容 充 放 电 功 耗 !) — —— 工 作 电 源 电 压 & ## — —— 静 态 时 由 电 源 流 向 电 路 内 部 的 电 流 ’ 88 — —— 脉 冲 电 流 的 时 间 平 均 值 ’ 1* — —— 输 入 脉 冲 重 复 频 率 *— —— 电 路 输 出 端 的 负 载 电 容 )+— 式( 为静态功耗表达式。其中, 静 态 功 耗 电 流 ’ ## !) 值 常 用 于 评 价 电 路 的 静 态 功 耗 大 小 。它 以 电 路 中 流 经 各 而 且 它 与 电 源 电 压 & ## 有 关 , 9: 结 的 反 向 漏 电 流 为 主 , 随 着 & ## 的 加 大 , ’ ## 亦 增 大 。 式( 为总的动态功耗表达式。动态功耗体现在电 &) 路 进 行 逻 辑 状 态 转 换 过 程 中 内 部 消 耗 的 功 率 。 对 *+,电路来说, 动态功耗反映了输入信号出现变化时所形成 的功耗增量。动态功耗表现在以下两方面: 第一是瞬时导通功耗,即在信号状态转换过程, 某 一回路( 如互补电路) 的 9 沟道和 : 沟道晶体管同时导 通, 由电源流经两个导通沟道的电流所消耗的功率。 当 输 入 脉 冲 电 压 的 幅 度 大 于 9+,- 和 :+,- 两 个 开 启电压的绝对值之和时, 将在上升沿和下降沿产生瞬时 导通功耗, 如图 ! 所示。
欢迎邮购本刊 !""#$!""" 年光盘版, 每套 !%% 元
《 电子技术应用》&%%’ 年第 & 期
集成电路应用
也 满 足 6 $ ""’$ ! 789 $ %#9 的 条 件 , 因 此 从 $ "" 到 $ (( 之 间 $ %& , 有 瞬 时 导 通 电 流 ) %* 通 过 。而 这 些 瞬 时 导 通 电 流 在 整 个 信 号 周 期 内 的 过 渡 过 程 时 间 的 平 均 值 形 成 ! %* , 从而有: 其次, 还要看单片机自身的特性。例如是否是面向 超低功耗应用而设计的单片机,它具有几种休眠模式、 工作电流大小为何、 休眠电流大小为何等。 表 ’ 列出了两种单片机( >?@AB 的 .#/$’ 和 2CDBDEF 的 的低功耗特性。 2.342/3+1 )
几乎都在这类产品上有所发展。 对于数字电路, 一 般 都 选 )/(:; 器 件 。仅 从 功 耗 角 度考虑, 对 于 31 系 列 芯 片 可 选 用 31)/ 或 31)/J 系 列 。 后 者 比 314; 系 列 的 每 门 功 耗 小 上 百 、 上千倍。 对 于 1### 系 列 芯 片 也 可 选 用 )/ 或 )/J 系 列 。 最后就是显示屏, 自然也要选那些低电源电压和低 功耗产品。
+ 超低功耗系统设计原则
通过以上分析,可以总结出超低功耗系统的设计 原则。在设计超低功耗系统时, 要对电源电压、 时钟频率 以 及 静 态 功 耗 进 行 控 制 。这 就 形 成 了 电 源 宜 低 不 宜 高 、 时 钟宜慢不宜快、 系统( 器件) 宜静不宜动的“ 三相宜” 原则。 结合三相宜原则, 对硬件及软件设计时要注意以下 四个问题: ・微 处 理 器 (/= 的 选 择 ・>/ 器 件 的 选 择 ・供 电 管 理 硬 件 设 计 ・系 统 低 功 耗 的 运 行 管 理
图 中 , 假 设 两 个 +,- 晶 体 管 的 开 启 电 压 分 别 为 & (, 和 & (!, 并 且 满 足 & ##; & (,<= & (!= 的 关 系 。 输 入 电 压 由 逻 辑 低 电 平 过 渡 到 逻 辑 高 电 平 , 在 -! 至 -& 期 间 , 既 满 足 & ’;
! "#$% 集 成 电 路 的 功 耗 分 析
无 论 是 低 功 耗 还 是 超 低 功 耗 .* , 主 要 还 是 建 立 在
*+,- 电 路 基 础 上 的 。虽 然 超 低 功 耗 .* 对 单 元 电 路 进 行 了 新 形 式 的 设 计 , 但 作 为 功 耗 分 析 , 仍 然 离 不 开 *+,电 路 基 本 原 理 。以 /0 系 列 为 代 表 的 112 集 成 电 路 , 每门 的 平 均 功 耗 约 为 !%34 ; 低 功 耗 的 112 集 成 电 路 , 每门 每门平均 平 均 功 耗 只 有 !34 。/0 系 列 高 速 *+,- 电 路 , 功 耗 约 为 !% ! 4 ; 而 超 低 功 耗 *+,- 通 用 小 规 模 .* , 整 片 的 静 态 平 均 功 耗 却 可 低 于 !% ! 4 。 传 统 的 单 片 机 , 休 眠 电 流 常 在 #% ! 5 $&35 范 围 内 ; 而 超 低 功 耗 的 单 片 机 休 眠 电 流 可 达 到 !!5 以 下 。 *+,- 电 路 的 动 态 功 耗 不 仅 取 决 于 负 载 , 而 且 就 电
由表 ’ 可知, >?@AB 公司的 .#/$’ 和 2CDBDEF 的 2.342/3+1 都有两种低功耗模式: 空闲模式和掉电模式。在掉电模 而 2.342/3+1 的 电 源 式下, .#/$’ 的 电 源 电 流 为 %# ! - , 电 流 仅 为 ’!- 。 此外, J> 公 司 的 (;21$#K’$% 单 片 机 具 有 低 电 源 电 压范围 ( ’5. L$5+& ) 和 低 工 作 电 流 特 性 , 如 在 主 频 $"M)* N 电 源 电 压 "5"& 时 工 作 电 流 为 3 ! - ; 在 ’()* N "5"& 时 工 作 电 流 为 "%# ! - 。 它 可 以 工 作 在 低 时 钟 频 率 下, 如 $"53+.M)* ; 还具有 % 种低功耗模式, 备用模式时 为 ’5$ ! - , 而选用第五种低功耗工作模式时, 甚至能达 到 #5’ ! - 的 休 眠 电 流 。 总之,低电源电压和低时钟频率都对单片机的选择 有很大的影响,再加上各种单片本身所具有的低功耗特 性, 选择合适的单片机对降低整个系统的功耗大有益处。
集成电路应用
超低功耗电子电路系统设计原则
天津河北工业大学机械学院( ’%%!’% ) 徐 建 平 耿 世 钧 马 廷 锋 曹 晓 华
摘 要 : 立 足 于 *+,- 集 成 电 路 的 功 耗 分 析 , 指 出 了 超 低 功 耗 电 子 电 路 设 计 中 必 须 遵 循 的 几 项
原则, 分 别 说 明 了 硬 件 和 软 件 设 计 中 应 该 注 意 的 几 个 问 题 。 指 出 以 新 型 超 低 功 耗 .* 为 基 础 的 便 携 式 仪表将面临一个快速发展的时期。 关键词: 超低功耗设计
相关文档
最新文档