应变硅技术
应变硅技术在纳米CMOS中的应用
应变硅技术在纳米CMOS中的应用刘国柱;姚飞;王树杰;林丽【摘要】应变硅技术具有迁移率高、能带结构可调的优点，且与传统的体硅工艺相兼容，在CMOS工艺中得到广泛地应用，尤其是MOS件的尺寸进入纳米节点。
文章综述了应变硅技术对载流子迁移率影响的机理，并从全局应变和局部应变两个方面介绍了应变硅在CMOS器件中的应用。
同时，将多种应变硅技术整合在一起提升MOS器件的性能是未来发展的趋势。
%Strained silicon technology, which provided with merits of high mobility, modifiable band-gap, compatible with conventional sub-silicon technics, was widely used in CMOS technics, and especially in the nano-meter node CMOS devices. In this text, the principle of carrier mobility ,which influenced by strain,was Simply summarized, and the application of Global strain and Local strain in the nano CMOS technics was introduced. Meanwhile,multi-strain technics would become the trend of improvement of the nano CMOS devices＇performance in the future.【期刊名称】《电子与封装》【年(卷),期】2012(012)001【总页数】6页(P31-36)【关键词】应变硅;CMOS;全局应变;局部应变【作者】刘国柱;姚飞;王树杰;林丽【作者单位】中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;南通航运职业技术学院船舶与海洋工程系,江苏南通226026;中国电子科技集团公司第58研究所,江苏无锡214035【正文语种】中文【中图分类】TP702随着微纳技术的发展，CMOS工艺已经进入了（超）深亚微米阶段，晶体管的特征尺寸已达纳米级。
集成电路制造工艺-应变硅技术
高速化是集成芯片制造的重要技术指标，它可通过减小集成芯片的尺 寸提高工作速度，也可通过其它措施提高工作速度，如：提高沟道载流子 的迁移率，其中应变硅技术是应用广泛的技术手段。据报道，采用应变硅 技术的MOSFET与同尺寸的体Si MOSFET相比，功耗减少三分之一，速度 提高30%，特征频率提高50%以上，器件的封装密度提高50%。
第一模块
应变硅技术简介
干法刻蚀类型及特点
应变硅技术
应变硅技术是指通过应变材料产生应力，并把应力引
1
向器件的沟道，改变沟道中硅材料的导带或价带的能带结构，
从而减小能带谷内、谷间的散射率以及载流子在沟道方向上
2
的有效质量，达到提高载流子迁移率和器件工作速度的目的。
应变硅技术简介 应力的分类
应力可分为张应力和压应力，它们对电子和空穴迁移率的影响不同。
双轴应变
单轴应变
应变-弛豫缓冲层结构应变结构
源漏端嵌入应变材料技术
绝缘层上应变结构
应力记忆技术
1
......
接触刻蚀阻挡层应变技术
浅槽隔离技术
2
......
源漏端嵌入应变材料技术是用应变材料做MOSFET的源漏端，如用SiGe和SiC分别作pMOS 和nMOS的源漏材料。
应变硅技术简介 SiGe应变力的产生
NW
PW
Si-sub
1
NW
PW
2
Si-sub
源漏嵌入SiC和SiGe应变技术
源漏嵌入SiC和SiGe制备CMOS工艺过程
4. 选择性刻蚀Si衬底，在源漏区的位置形成 凹槽。
5. 通过循环多次CVD淀积和多次湿法刻蚀 ，在nMOS的源漏区凹槽位置选择性地外延 生长单晶态的SiC薄膜，同时进行磷掺杂， 形成n型的SiC源漏区。
制造芯片的硅晶体的原理和过程方法
硅半导体晶体管。大约1953 年晶体管才开始用于计算机。 1958 年在美国得克萨斯仪器 公司工作的美国人杰克吉尔 比提出将两个晶体管放在一 片芯片上的设想，从而发明 了第一个集成电路。随着技 术进步，集成电路规模越来 越大，功能越来越强。 现在的计算机要靠硅芯片。 硅芯片所记录的信息是被描述上去的。硅芯片愈小，精确 地记录信息就愈难。但是，晶体芯片能够以容纳电荷的形 式容纳信息，并且能够更加有效地编排信息。 基克斯说，利用这种分子技术所生产的芯片体积小得
抗蚀剂）。将掩模放在圆片的上方，使紫外线照射在圆片上， 使没有掩模保护的光刻胶变硬。用酸腐蚀掉没有曝光部分的 光刻胶及其下面的二氧化硅薄层，裸露的硅区部分再做进一 步处理。 用离子植入法将掺杂物掺入硅中构成元件的n 型和 p型部分，在硅片上形成元件。
此时硅片上部是铝连接层，两层连接层之间被二氧化硅绝缘 层隔开。铝连接层由蒸发工艺生成， 有掩模确定它的走线。 当整个制造过程完成以后，使用电探针对每一个芯片进行检 验。将不合格的产品淘汰， 其它产品进行封装后在不同温度 及环境条件下的检验，最终成为出厂的芯片。
.
机
利用硅藻研制的 三维计算机...
大脑细胞和 计算机芯片融合
年来 球电 年来， 球电 业 硅 实际 ， 昂贵。 昂贵。 决这 代 来 。 近， 近，科学家 经 功 电 大规 大规 其基 : 硅 产 真 可 果能够 果能够 硅 ，硅 硅 ， 导 问题， 问题，科学家们 电 。 概念
导 们头脑 工艺 工艺 计 价多年来 价多年来
都 经根 居高 复杂， 复杂，
传统 固。 固。但 。为
硅晶体的提纯
正是由于低纯度的硅对芯片的功能和成品率有如此重 大的影响，所以工业生产就要求高纯硅，以满足器件质量 高纯硅， 高纯硅 的需求。在半导体材料的提纯工艺流程中，一般说来，化 化 学提纯在先， 物理提纯在后。原因是：一方面化学提纯 学提纯在先， 物理提纯在后 可以从低纯度的原料开始，而物理提纯必须使用具有较高 纯度的原料；另一方面是化学提纯难免引入化学试剂的污 染，而物理提纯则没有这些污染。 工业硅，一般指95%~ 99%纯度的硅 ，又称粗硅，或 称结晶硅。这种硅是石英砂在电炉中用碳还原方法冶炼而 成的，其反应式为：
浅谈集成电路制造技术简史
集成电路制造技术简史集成电路的历史从1958年TI的第一颗Flip-Flop电路开始，那时候只有两个晶体管组成一个反相器而已。
发展至今已有十亿个晶体管的CPU了，而这些都不得不来自于半导体制造业的技术推进得以持续scalable。
半导体能够变成现实主要是它能够实现“0”和“1”的二进制转换，而在硬件上就是从真空二极管(Vacuum Tube)开始的。
大概在第二次世界大战的时候，电子计算机开始投入适用主要用于通信密码破译，但是这些晶体管的性能会很快退化增加Trouble shooting的时间，间接阻碍了半导体行业的发展。
直到1947年，贝尔实验室的三位前辈其中一位是William Shockley他们发明了点接触的Ge晶体管，然后1950年，Shockley又发明了第一个BJT。
这些和真空二极管比起来，可靠性和功耗以及尺寸都得到了很搭提高。
尤其是BJT是三端晶体管可以当作电控开关(electrical switch)，其中一个端子就可以作为控制端。
1958年，TI的Jack Kilby在Silicon上做出了两个BJT，开启了“Silicon Age”。
早期的电路都是用BJT做的，从BJT的原理可以直到，BJT是靠电流驱动的(Base加电流)，而Ice又是双载流子器件，所以它除了驱动电流大之外，还有个问题就是静态漏电也大，所以如果你的电路非常庞大你的漏电功耗损失将无法接收，所以限制了它的适用。
再到1963年，仙童公司(Fairchild)公司发明了NMOS和PMOS对称互补器件组成的CMOS电路，这就是现在我们耳熟能详的CMOS技术。
由于它的控制极Gate是靠栅极跨过Gate Dielectric电场耦合实现的，所以没有控制电流产生的静态功耗，所以理论静态功耗可以到“0”(当然实际上还是有Gate leakage)。
实际上早期IC都是只用NMOS+BJT实现电路的，而没有用PMOS，因为那个时候没有Twin Well技术。
浅谈现代集成电路28nm芯片制造工艺A(前端FEOL)
浅谈现代集成电路28nm芯片制造工艺A(前端FEOL) 全球90%以上集成电路都是CMOS工艺制造的，经历了半个多世纪发展进化，芯片集成度从一个芯片包含几十个器件进化到几十亿个器件。
从上世纪60年代MOS器件采用铝栅工艺，70年代采用了硅栅工艺，铝线互连，进化到现代集成电路采用高K金属栅、超低k介质多层铜线互连，以及FD-SOI和FinFET立体结构。
制造工艺也越来越复杂。
下面就纳米级体硅平面型CMOS集成电路工艺流程，展现芯片先进制程不断丰富现代集成电路制造工艺。
1）现将几种先进制程工艺简介如下：50多年发展，集成电路制造过程工艺越来越复杂，先进制程不断完善。
首先为了抑制短沟道效应，提高栅极对沟道的控制能力，提高栅极电容，栅氧化层厚度不断减薄。
对于厚度大于4nm的栅氧化层，SiO2是理想的绝缘体，不会形成栅漏电流。
当纯二氧化硅厚度小于3nm时，衬底的电子以量子形式穿过栅介质进入栅极，形成栅极漏电流。
（量子隧穿）栅极漏电导致功耗增加，IC 发热且阈值电压飘移，可靠性降低。
为提高介质绝缘特性，当特征尺寸达到0.18μm时采用氮氧化硅代替二氧化硅。
特征尺寸进入90nm节点，单纯缩小厚度不能满足器件性能的要求了，于是采用提高氮氧化硅含氮量以增加介电常数k，但SiON厚度低于14Å会严重遂穿，栅极漏电剧增。
45nm节点之后氮氧化硅已经不能满足mos器件正常工作的要求，开始使用高k介质HfO2代替SiON来改善栅极漏电问题，同时采用金属栅解决费米能级钉扎和多晶硅栅耗尽问题。
尽管在0.35μm技术节点开始采用掺杂多晶硅与金属硅化物（WSi）鈷（镍）多晶硅化物栅叠层代替多晶硅栅，降低了多晶硅栅的电阻。
但金属栅电阻要比金属硅化物还要小。
高k金属栅HKMG.采用高k介质材料替代SiO2。
二氧化硅k=3.9,氮氧化硅k=4~7，高K介质(HfO2和,HfSiON）=15~25。
同样等效氧化层厚度时，高k材料的物理厚度是SiO2的3~6倍。
SOI技术新趋势(上海新奥)
SOI材料的发展历史、应用现状与发展新趋势（下）陈猛 王一波上海新傲科技有限公司4. SOI的应用领域4.1 SOI的高端应用—8英寸和12英寸的薄膜SOI国际SOI市场95%的应用集中在8英寸和12英寸大尺寸薄膜SOI，其中绝大多数用户为尖端微电子技术的引导者，如IBM、AMD等。
目前供应商为法国Soitec、日本信越（SEH）、日本SUMCO，其中SOITEC前两家供应了几乎全部的SOI产品。
其主要驱动力来自于高速、低功耗SOI电路，特别是微处理器（CPU）应用，技术含量高，附加值大[2-4]。
例如，2005-2006财务年度Soitec公司销售的SOI圆片，12英寸占60%，8英寸占28%，其他占12%。
可见，SOI的高端应用，主要是需要12英寸的圆片。
SOI材料市场每年约扩大40％，2006年更是增长了将近100%。
预计到2010年，规模将超过10亿美元，远远高于硅材料每年7.7％的增长率。
届时SOI材料将占全部硅半导体材料的10％。
最近，SOI材料在民用设备中的应用越来越多，任天堂“Wii”、索尼计算机娱乐（SCE）“PS3”、美国微软“Xbox 360”等3款最新游戏机全部配备了采用SOI材料的处理器。
今后，还有望应用于数码相机、平板电视和汽车等使用的处理器和SoC（系统芯片）IBM和AMD等公司是SOI技术的主要推动者。
IBM在其纽约的12英寸生产线100%采用SOI材料以替代硅衬底材料，用SOI技术推出了新型AS/400服务器系列，比目前的高端机型的速度几乎快出4倍。
IBM、SONY、TOSHIBA联合开发SOI上90～45nm线宽的技术，并将S0I技术引入电子消费类芯片的生产中，市场非常广阔。
AMD将SOI技术移植入所有PC处理器，用于Athlon 64、Turion 64、Opteron等,是目前全球最大的SOI材料消费者。
AMD宣布转移至65纳米制程技术，并发表新一代高效能运算方案，推出高效能AMD Athlon 64 X2双核心桌上型处理器。
双应力应变硅技术
随着器件特征尺寸越来越小，电路的速度越来越快，硅器件内部pn 结之间以及器件与器件之间通过衬底的相互作用(如形成寄生MOS 管等)越来越严重，出现了一系列涉及材料、器件物理、器件结构和工艺技术等方面的新问题，使得0.1 μ m 以下硅集成电路的集成度、可靠性以及性价比受到影响。尤其是当IC 芯片特征尺寸的加工迈入纳米尺度，单个晶体管尺寸达到物理极限后，晶体管就难以再按照以往的速度发展下去，而必须采用新的技术来提高晶体管的性能。
为此，IBM和AMD联合推出了DSL技术。
三、DSL 技术
DSL是英文Dual Stress Liner 的缩写，意思是双应力衬底技术。
DSL技术的典型工艺流程为：生长硅化物→沉积张应力Si3N4→反应离子刻蚀PFET 中Si3N4→沉积压应力Si3N4→反应离子刻蚀NFET中Si3N4→制备ILD和接触。也可以先沉积压应力的Si3N4，后沉积张应力的Si3N4，并分别进行刻蚀而形成。
因此，在不断提高数字电路速度的道路上，由于单个晶体管尺寸物理极限的限制，仅仅依靠芯片的不断微型化是不够的，必须寻找新的方法来提高晶体管的性能，其中一个重要方面就是采取措施提高MOS器件的开关速度。微处理器芯片的开关速度( 响应频率) 与载流子迁移率有关，而载流子迁移的快慢与栅极的宽度和材料的密度有关。为此，人们将研究重点放在两个方面：一是降低栅极的宽度，目前Intel 已经将栅极宽度压缩到接近原子量级的水平，在90nm 微处理器工艺中，MOS 管的栅极宽度低于2nm；二是在栅极材料方面采用应变硅技术。那么，什么是应变硅技术？ 它有何特点？应用情况怎样？为此，本文对这些问题进行简要介绍与分析。
微电子技术的发展一直沿着两个方向在进行，一是不断扩大晶圆尺寸，从100 → 125 → 150 → 200→ 300mm，并向400mm 过渡, 以提高芯片产量和降低芯片成本；二是不断缩小芯片特征尺寸，从1 μm→ 0.8μm→ 0.5μm→ 0.35 μm→ 0.25μm→ 0.18 μ m→ 0.13 μ m→ 90nm → 65nm，并正向30nm 和22nm迈进，以满足芯片微型化、高密度化、高速化、高可靠化和系统集成化的要求。从2004 年起IC 芯片特征尺寸的加工迈入了纳米尺度。这两个方向的不断发展，使全球半导体行业一直沿着摩尔定律在进行。
45纳米技术的选择
45 纳米技术的选择摘要：随着 45nm 技术的临近,与之对应的一些技术却正被延迟,如用于金属栅的高 k 介质、和 3D 结构等。
而此工业所赖以生存的,用以增强迁移率和驱 动电流的应变工程技术如期而至。
在互连方面,技术不断发展,但没有彻底的变革,用于衬垫的 ALD 薄膜技术也姗姗来迟。
对 45nm 节点来说,各公司可以不使用 FinFET、高 k 介质和金属栅,也未必需要使用 SOI 衬底,但有一项技术必不可少,那就是应变工程技术。
在目前 的晶体管沟道区域中,迁移率增强所带来的性能上的收益十分显著,以至于与其它性能手段相比而言,依靠这项技术来改进芯片性能已受到越来越多的重 。
由于氧氮化物/多晶硅栅已达到了其性能极限,工艺和材料的创新是促使晶体管的性能实现 45nm 及 45nm 以下技术的有效手段。
当然,除了应变硅以 芯片技术还出现了浅结、低电阻率接触和多层互连等其它显著的变化,但是对于 45nm 节点来说,还是应变工程最具风头。
最近举行的 IEDM 会议中,AMD 讨论了结合四种应力技术改进 NMOS 和 PMOS 驱动电流的方法,这是一种与相同特征尺寸的无应力器件相比,能使芯片的 整体速度提高 40%的方法(图 1)。
本文将讨论用于 45nm 器件的应变工程的最新进展,高 k 和金属栅将要克服的障碍,以及多层互连和接触工程的发展。
有效等比缩小 随着栅的长度不断减小,面临的一项挑战是在控制短沟道效应的同时,在合理的漏电流下保持高驱动电流(Ion)。
然而,目前行业内,氮氧化物/聚合硅 栅达到了等比缩小的极限,由于泄漏、功耗和薄层栅氧化物的隧穿效应,尺寸的进一步缩小并不能促进性能的提高。
在这种情况下,器件生产商把目光转向了其它可用材料(高 k/金属栅)、能带工程方法(使用应变层)和其它可用晶体管结构,如双栅和超薄本体 SOI 虽然高 k/金属栅方面的研究已经取得了很大的进展,但是预计在 32nm 节点到来之前不会选用栅叠层制造技术。
晶体管技术综述
晶体管技术综述作者：叶剑来源：《中国新通信》 2018年第4期晶体管的发明奠定了现代电子技术的基础，由晶体管引领的信息技术掀起了近代社会的第三次科技革命。
一、晶体管技术的快速发展1947 年美国贝尔实验室的三位科学家肖克利博士、布拉顿博士和巴丁博士，在导体电路中进行半导体锗晶体把声音信号放大的实验时惊奇地发现，在他们发明的器件中通过的一部分微量电流竟然可控制另一部分流过的大得多的电流，因而产生了放大效应。
这个器件就是——晶体管。
三位科学家因此共同荣获1956 年诺贝尔物理学奖。
1949 年肖克利博士研究成功了面结型晶体管，并于1951 年获得了美国第2569347 号专利“使用半导体材料的电路元件”。
其他改进还包括用硅代替锗，现在的晶体管大部分仍是这种面结型晶体管。
为避免遭受美国司法部的反垄断指控，贝尔实验室于1952 年向其他同行开放了该专利授权许可。
1960 年，贝尔实验室的Kahng 和Atalla 构造了第一个金属- 氧化物- 半导体晶体管（简称MOS 管），绝缘栅极场效应晶体管的一种。
1962 年，在RCA 器件集成研究组工作的Stanley，Heiman 和Hofstein 等人发现，可以通过扩散与热氧化在硅基板上形成导电带、高阻沟道区以及氧化层绝缘层来构筑晶体管，于是他们发明了第一个商业MOS 管，并获得了美国第3296508 号专利。
Hofstein 等在 1 平方英寸的单晶硅基板上制作了2000 个器件，发现95% 以上的器件工作良好。
MOS 管的出现简化了晶体管的制作工艺，提高了器件的稳定性和集成度，降低了制作成本。
因为制造成本低廉与使用面积较小、高整合度的优势，MOS 管在大型、超大型集成电路的领域里得到广泛应用。
二、晶体管技术的重要革新随着1965 年摩尔定律的提出，虽然MOS 晶体管的集成度和性能得到了快速提高，但也遇到了不少问题。
MOS 晶体管的硅材料中，空穴迁移率仅是电子迁移率的1/3 左右，为了使NMOS 和PMOS 的驱动电流基本一致，必须增大PMOS器件的宽长比，这样会影响电路的速度和集成度，降低电路的整体性能。
《集成电路制造工艺与工程应用》第一章课件
d) 功耗和散热成为限制芯片性能的瓶颈， 限制了NMOS工艺技术在超大规模集成电路的应用。（集成
度不断提高，每颗芯片可能含有上万门器件） 。
VDD
(a)NMOS反相器 (b)NMOS或非门 (c)NMOS与非门
VDD
VDD
输入
输出
A
B
VSS （a）
VSS
VSS
（b）
A 输出
B
输出
VSS
（c）
6
多晶硅栅工艺技术
NMOS和PMOS阈值电压的调节问题。
15
《集成电路制造工艺与工程应用》讲义 2018/09/28
栅极金属硅化物和漏端轻掺杂结构工艺技术
随着MOS器件的特征尺寸缩小到亚微米阶段： 1. 多晶硅栅的缺点： 电阻率高，严重影响了MOS器件的高频特性。（厚度3KÅ的多晶硅的方块电阻高达
36ohm/sq。 ） 2. 金属硅化物（polycide）：
输出 PNP
p+
n+
Rp
n+
p+
p+
Rn P-sub
(a)
n+ NW Rp
输出 NPN
VSS (b)
输入
输出
Hale Waihona Puke VSS8SOS CMOS集成电路和硅CMOS集成电路
蓝宝石（Silicon-on-Sapphire SOS）是通过 外延生长技术把硅生长在蓝宝石上，SOS CMOS工艺集成电路被应用在人造卫星和导 弹等军事电子领域。
3. 20世纪60年代之前集成电路基本是双极型工艺集成电路，20世纪70年代NMOS和CMOS工艺集成电路 开始在逻辑运算领域逐步取代双极型工艺集成电路的统治地位。