第02章-集成电路工艺介绍
合集下载
集成电路封装与测试复习题（含答案）
集成电路封装与测试复习题(含答案)第1章集成电路封装概论2学时第2章芯片互联技术3学时第3章插装元器件的封装技术1学时第4章表面组装元器件的封装技术2学时第5章BGA和CSP的封装技术4学时第6章POP堆叠组装技术2学时第7章集成电路封装中的材料4学时第8章测试概况及课设简介2学时一、芯片互联技术1、引线键合技术的分类及结构特点？答：1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引力范围，从而使原子间产生吸引力，达到“键合”的目的。
2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量，通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。
于是，劈刀就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al膜）表面迅速摩擦，使Al丝和Al膜表面产生塑性形变。
这种形变也破坏了Al层界面的氧化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固的焊接。
3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。
这是由于它操作方便、灵活，而且焊点牢固，压点面积大，又无方向性。
现代的金丝球焊机往往还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。
可实现微机控制下的高速自动化焊接。
因此，这种球焊广泛地运用于各类IC和中、小功率晶体管的焊接。
2、载带自动焊的分类及结构特点？答：TAB按其结构和形状可分为Cu箔单层带：Cu的厚度为35-70um，Cu-PI双层带Cu-粘接剂-PI三层带Cu-PI-Cu双金属3、载带自动焊的关键技术有哪些？答：TAB的关键技术主要包括三个部分：一是芯片凸点的制作技术；二是TAB载带的制作技术；三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。
制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ）4.倒装焊芯片凸点的分类、结构特点及制作方法？答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。
SMT_基础知识
M=±20% 630：63V
Z=+80-20% 101：100V
第三节 二极管
1、组 成
一个PN结构成晶体二极管,设法把P型半导体（有大量的带正电荷的 空穴）和N型半导体（有大量的带负电荷的自由电子）结合在一起，在P 型半导体的N型半导体相结合的地方，就会形成一个特殊的薄层，这个特 殊 的 薄 层 就 叫 “ PN 结 ” 。 晶 体 二 极 管 实 际 上 就 是 由 一 个 PN 结 构 成 的 。
1002 表示﹕100×102Ω=10 KΩ
b、色环表示法
第一、二、三环
颜色： 黑 棕 红 橙 黄 绿 蓝 紫 灰 白 金 銀
代码： 0 1 2 3 4 5 6 7 8 9
第四环：100 101 102 103 104 105 106 107 108 109 10-1 10-2
第五环： 土1％ 土2％
集成电路(Integrated Circuit,IC ）的封装存在两种标准：JEDEC 标准和EIAJ标准，其中EIAJ标准主要用于日本市场，而JEDEC标准应用更 为广泛。这两种标准：SOP-D（14Pin和16Pin）和SOP-DW（20Pin，通常 所称的宽行）属于JEDEC标准，SOP-NS（20Pin，通常所称的窄行）属于 EIAJ标准。
集成电路(Integrated Circuit,IC ）的封装举例
包装
02： 0402（额定功率1/16W） K≤±100ppm/℃ 1R0=1、0Ω F=±1％ T：编带包装
03： 0603（额定功率1/16W） L≤±200ppm/℃ 000=跨接电阻 G=±2％ B：塑料盒散包装
05： 0805（额定功率1/10W）
J=±5％
06： 1206（额定功率1/8W或特殊定制1/4W）
模电第02章 运算放大器(康华光)
(5-15)
vp
vn
- ri ro + &#传输特性(vo~vi关系) 例如反相比例器：
vo
+Vom
传输特性
vo
Rf R1
vi
-vim
－Vom
vim
vi
vo 变化范围：
－ Vom
~ + Vom
线性工作区
当vo = Vom时： vim = - +Vom R1/Rf 可见：加入负反馈(闭环使用时)使线性工作区变宽。
vn
in
ro
ri +
vp ip +
vo
- A(vp-vn)
可见： 当vp-vn> 0 时, vo=+Vom 运放工作在正向饱和区 当vp-vn<0时, vo=-Vom 运放工作在反向饱和区
∵实际运算放大器≈理想运算放大器 ∴分析实际运算放大器≈分析理想运算放大器
(5-11)
五.含理想运算放大器电路的分析依据
RL
+ vo -
2.指标计算 虚地 (1)电压增益 “虚短”: vn≈vp ＝0 “虚断”: ip＝in≈0 ∴i1 ＝ i2+in≈ i2
1.结构特点 负反馈引到反相输入端, 信号从反相端输入。
v i v n v n vo R1 R2 v i vo R1 R2
vo R2 Av vi R1
当(vp- vn)<0时, vo=-Vom ——负饱和值
饱和值Vom的绝对值略低于正负电源的绝对值。
(5-13)
§2.3 §2.4 线性运放电路
运放外部接若干元件(R、C 等)，即可组成多种线 性运放电路。线性运放电路工作在闭环状态。
vp
vn
- ri ro + &#传输特性(vo~vi关系) 例如反相比例器：
vo
+Vom
传输特性
vo
Rf R1
vi
-vim
－Vom
vim
vi
vo 变化范围：
－ Vom
~ + Vom
线性工作区
当vo = Vom时： vim = - +Vom R1/Rf 可见：加入负反馈(闭环使用时)使线性工作区变宽。
vn
in
ro
ri +
vp ip +
vo
- A(vp-vn)
可见： 当vp-vn> 0 时, vo=+Vom 运放工作在正向饱和区 当vp-vn<0时, vo=-Vom 运放工作在反向饱和区
∵实际运算放大器≈理想运算放大器 ∴分析实际运算放大器≈分析理想运算放大器
(5-11)
五.含理想运算放大器电路的分析依据
RL
+ vo -
2.指标计算 虚地 (1)电压增益 “虚短”: vn≈vp ＝0 “虚断”: ip＝in≈0 ∴i1 ＝ i2+in≈ i2
1.结构特点 负反馈引到反相输入端, 信号从反相端输入。
v i v n v n vo R1 R2 v i vo R1 R2
vo R2 Av vi R1
当(vp- vn)<0时, vo=-Vom ——负饱和值
饱和值Vom的绝对值略低于正负电源的绝对值。
(5-13)
§2.3 §2.4 线性运放电路
运放外部接若干元件(R、C 等)，即可组成多种线 性运放电路。线性运放电路工作在闭环状态。
第2章(第5版)李朝青-单片机原理及接口技术(第5版)课件
包括数据定义伪指令、符号定义伪指令、段定义伪指令等，用于辅 助汇编程序的设计。
顺序程序设计方法
01
02
03
顺序程序结构
按照程序中的指令顺序， 逐条执行，不改变执行流 程。
指令的执行过程
取指、分析、执行，每条 指令执行完毕后，自动转 向下一条指令。
示例
通过简单的顺序程序实现 数据的加减运算。
分支程序设计方法
SPI/I2C接口标准
是两种常用的同步串行通信接口标准，具有简单、高速、低功耗等优点。它们被广泛应用 于微控制器、传感器、存储器等芯片之间的通信。
THANKS
感谢观看
其他串行通信接口标准简介
RS-422/485标准
采用差分信号传输方式，因此可以有效抵抗外界干扰，在传输距离较远时仍能保持信号的 稳定性。它们被广泛应用于工业控制、仪器仪表等领域。
USB接口标准
是一种通用串行总线接口标准，采用四线制接线方式，具有热插拔、即插即用、传输速率 快等优点。在计算机与外部设备的连接中得到了广泛应用，如U盘、鼠标、键盘等。
在发送数据时，CPU将数据写 入SBUF，然后启动发送过程。 串行接口将数据从SBUF中一位 一位地发送到传输线上。在接 收数据时，串行接口从传输线 上一位一位地接收数据，并将 其存入SBUF中。CPU可以通过 读取SBUF中的数据来完成接收 操作。
波特率设置
通过设置SCON寄存器中的相 关位以及定时器T1或T2的工作 模式和工作频率，可以实现不 同的波特率设置，以满足不同 串行通信协议的要求。
点处继续执行。
外部中断应用举例
外部中断0应用举例
利用外部中断0实现按键输入功能。当按键按下时，触发外部中断0，在中断服务程序中读取按键值并 进行相应处理。
顺序程序设计方法
01
02
03
顺序程序结构
按照程序中的指令顺序， 逐条执行，不改变执行流 程。
指令的执行过程
取指、分析、执行，每条 指令执行完毕后，自动转 向下一条指令。
示例
通过简单的顺序程序实现 数据的加减运算。
分支程序设计方法
SPI/I2C接口标准
是两种常用的同步串行通信接口标准，具有简单、高速、低功耗等优点。它们被广泛应用 于微控制器、传感器、存储器等芯片之间的通信。
THANKS
感谢观看
其他串行通信接口标准简介
RS-422/485标准
采用差分信号传输方式，因此可以有效抵抗外界干扰，在传输距离较远时仍能保持信号的 稳定性。它们被广泛应用于工业控制、仪器仪表等领域。
USB接口标准
是一种通用串行总线接口标准，采用四线制接线方式，具有热插拔、即插即用、传输速率 快等优点。在计算机与外部设备的连接中得到了广泛应用，如U盘、鼠标、键盘等。
在发送数据时，CPU将数据写 入SBUF，然后启动发送过程。 串行接口将数据从SBUF中一位 一位地发送到传输线上。在接 收数据时，串行接口从传输线 上一位一位地接收数据，并将 其存入SBUF中。CPU可以通过 读取SBUF中的数据来完成接收 操作。
波特率设置
通过设置SCON寄存器中的相 关位以及定时器T1或T2的工作 模式和工作频率，可以实现不 同的波特率设置，以满足不同 串行通信协议的要求。
点处继续执行。
外部中断应用举例
外部中断0应用举例
利用外部中断0实现按键输入功能。当按键按下时，触发外部中断0，在中断服务程序中读取按键值并 进行相应处理。
集成电路的基本制造工艺
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
外延层淀积
VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 外延层淀积时考虑的设计 主要参数是外延层电阻率 和外延层厚度 Tepi>Xjc+Xmc+TBL-up+tepi-ox
第四次光刻—N+发射区扩散孔
集电极和N型电阻的接触孔；Al-Si 欧姆接触：ND≥10e19cm-3
SiO2
N+-BL
N+-BL
P
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
第五次光刻—引线接触孔
SiO2
N+-BL
P-SUB
SiO2
N+-BL
P-SUB
N+-BL
第二次光刻—P+隔离扩散孔
N+-BL P+ P+ 在衬底上形成孤立的外延层岛,实现元件的隔离
P+
N-epi
N-epi
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围
SiO2
N+-BL
P-SUB
N+-BL
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
横向PNP晶体管刨面图
PNP P+ P P
P+
N
P
PNP
P
N
p+
C
B
E
纵向PNP晶体管刨面图
集成电路制造工艺流程
单击此处添加标题
*
磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
B
P-Sub
N+埋层
SiO2
光刻胶
P+
P+
P+
P
P
N+
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 2. 氧化、光刻N-阱(nwell)
*
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
P-Sub
N阱
*
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
*
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。
单击添加副标题
第一章 集成电路制造工艺流程
*
无生产线集成电路设计技术
引言
随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
*
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
*
N阱
有源区
多晶
Pplus
Nplus
接触孔
金属1
通孔
金属2
PAD
1.2.3 N阱硅栅CMOS工艺 光刻掩膜版汇总简图
*
2. 减缓表面台阶
3. 减小表面漏电流
P-Sub
N-阱
*
磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
B
P-Sub
N+埋层
SiO2
光刻胶
P+
P+
P+
P
P
N+
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 2. 氧化、光刻N-阱(nwell)
*
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
P-Sub
N阱
*
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
*
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。
单击添加副标题
第一章 集成电路制造工艺流程
*
无生产线集成电路设计技术
引言
随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
*
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
*
N阱
有源区
多晶
Pplus
Nplus
接触孔
金属1
通孔
金属2
PAD
1.2.3 N阱硅栅CMOS工艺 光刻掩膜版汇总简图
*
2. 减缓表面台阶
3. 减小表面漏电流
P-Sub
N-阱
第02章逻辑讲义门电路v4
反相器的负载能力
灌电流负载
晶体管输出低电平 负载电流流入反相器 灌电流降低了饱和深度
拉电流负载
晶体管输出高电平 负载电流流出反相器 拉电流降低了输出电平
晶体管反相器
2.4 三极管反相器
灌电流负载 ：见图
当晶体管VT饱和时，基极电流 Ib Ibs 。
灌电流IL流入集电极 ，IC=IRC+IL
பைடு நூலகம்2 .6 mA
2.4 三极管反相器
拉电流负载
当反相器三极管截止，输出为高电平时，负载电
流IL从反相器中流出来，形成拉电流。由于三极管
截止，所以IC=0。
EC
Eq
流经电阻RC的电流IRC分为 两部分，有：
Cj
RC
IRCIVD q IL
R1
Vo
VT
VI
RL
R2
IL
Eb
2.4 三极管反相器
当负载电流IL增加时，IVDq将相应的 减小。为了保证电路正常工作，高电 平输出稳定，钳位二极管必须始终导 通，有电流通过。
反相器的工作原理
输入为脉冲信号：VIL = 0V, VIH = 3V 晶体管工作在开关状态 电路实现“逻辑非”功能
2.4 三极管反相器
饱和深度
临界饱和状态：
I CS
VCC
VCE(Sat) RC
VCC RC
I BS
I CS
在深度饱和情况下：
iB
IBS
ICS
2.4 三极管反相器
2.2.1 晶体二极管的开关特性
一、工作状态
在大信号情况下，二极管的伏安特性曲线表现为强非线性， 即单向导电性。因此，用两段折线近似表示伏安特性曲线，引 入了间断点，二极管可视为理想单向导电开关。
灌电流负载
晶体管输出低电平 负载电流流入反相器 灌电流降低了饱和深度
拉电流负载
晶体管输出高电平 负载电流流出反相器 拉电流降低了输出电平
晶体管反相器
2.4 三极管反相器
灌电流负载 ：见图
当晶体管VT饱和时，基极电流 Ib Ibs 。
灌电流IL流入集电极 ，IC=IRC+IL
பைடு நூலகம்2 .6 mA
2.4 三极管反相器
拉电流负载
当反相器三极管截止，输出为高电平时，负载电
流IL从反相器中流出来，形成拉电流。由于三极管
截止，所以IC=0。
EC
Eq
流经电阻RC的电流IRC分为 两部分，有：
Cj
RC
IRCIVD q IL
R1
Vo
VT
VI
RL
R2
IL
Eb
2.4 三极管反相器
当负载电流IL增加时，IVDq将相应的 减小。为了保证电路正常工作，高电 平输出稳定，钳位二极管必须始终导 通，有电流通过。
反相器的工作原理
输入为脉冲信号：VIL = 0V, VIH = 3V 晶体管工作在开关状态 电路实现“逻辑非”功能
2.4 三极管反相器
饱和深度
临界饱和状态：
I CS
VCC
VCE(Sat) RC
VCC RC
I BS
I CS
在深度饱和情况下：
iB
IBS
ICS
2.4 三极管反相器
2.2.1 晶体二极管的开关特性
一、工作状态
在大信号情况下，二极管的伏安特性曲线表现为强非线性， 即单向导电性。因此，用两段折线近似表示伏安特性曲线，引 入了间断点，二极管可视为理想单向导电开关。
集成电路原理与设计补充
相当于2019年全世界GDP总和
电子装备 6-8万亿元
集成电路产值 1万亿美元
2019年
11
其次，统计数据表明，发达国 家在发展过程中都有一条规律
– 集成电路（IC）产值的增长率（RIC）高于 电子工业产值的增长率（REI）
– 电子工业产值的增长率又高于GDP的增长率 （RGDP）
– 一般有一个近似的关系
2019/9/3
<<返回 3
课程教学内容及安排
总学时：64学时（课堂教学64学时） 课堂教学内容：
第一章：绪论（2课时） 第二章：集成电路制作工艺（8课时） 第三章：集成电路中的器件及模型（8课时） 第四章：数字集成电路的基本单元电路（20课时） 第五章：数字集成电路中的基本模块（8课时） 第六章：COMS集成电路的I/O设计（4课时） 第七章：MOS存储器（6课时） 第八章：集成电路的设计方法和版图设计（4课时）
2019/9/3
15
几个概念
微电子学： Microelectronics
– 一门学科，一门研究集成电路设计、制造、测试、封 装等全过程的学科
半导体：Semiconductor
– 内涵及外延均与微电子类似，是早期的叫法
集成电路IC（Integrate Circuit） ：
– 一类元器件的统称，该类器件广泛应用于电子信息产 业，几乎所有的电子产品均由集成电路装配而成
芯片：chip/die
– 没有封装的集成电路，但通常也与集成电路混用，作 为集成电路的又一个名称
集成系统芯片SoC（System on a Chip）：
– 微电子学和集成电路技术发展的产物，指在单芯片上
2019/9/3 实现系统级的功能
16
电子装备 6-8万亿元
集成电路产值 1万亿美元
2019年
11
其次，统计数据表明，发达国 家在发展过程中都有一条规律
– 集成电路（IC）产值的增长率（RIC）高于 电子工业产值的增长率（REI）
– 电子工业产值的增长率又高于GDP的增长率 （RGDP）
– 一般有一个近似的关系
2019/9/3
<<返回 3
课程教学内容及安排
总学时：64学时（课堂教学64学时） 课堂教学内容：
第一章：绪论（2课时） 第二章：集成电路制作工艺（8课时） 第三章：集成电路中的器件及模型（8课时） 第四章：数字集成电路的基本单元电路（20课时） 第五章：数字集成电路中的基本模块（8课时） 第六章：COMS集成电路的I/O设计（4课时） 第七章：MOS存储器（6课时） 第八章：集成电路的设计方法和版图设计（4课时）
2019/9/3
15
几个概念
微电子学： Microelectronics
– 一门学科，一门研究集成电路设计、制造、测试、封 装等全过程的学科
半导体：Semiconductor
– 内涵及外延均与微电子类似，是早期的叫法
集成电路IC（Integrate Circuit） ：
– 一类元器件的统称，该类器件广泛应用于电子信息产 业，几乎所有的电子产品均由集成电路装配而成
芯片：chip/die
– 没有封装的集成电路，但通常也与集成电路混用，作 为集成电路的又一个名称
集成系统芯片SoC（System on a Chip）：
– 微电子学和集成电路技术发展的产物，指在单芯片上
2019/9/3 实现系统级的功能
16
集成电路
VPT
qNbWBL 2 Si o
2
Nb:基区杂质浓度; WBL: 横向基区宽度; Si : 相对真空介电常数; 0 : 真空介电常数。
可求得最大耗尽层总厚度为：
X m ( X mE B X mC B ) max WBL
2 Si oVC E max qNb
较小βF，除了由于 垂直寄生PNP管的影响 外，主要是由它本身结 构的一些固有缺陷所造 成。
（1）其平均横向基区宽度WBL不可能很小
①发射区和集电区扩散孔掩模间的最小间距为：
DCE 2 0.8 X jC ( X mE B X mC B ) max X Gmin
XjC为NPN管集电结结深， XmE-B为最高工作电压下发射结耗尽层在基区内的宽度， XmC-B为最高工作电压下集电结耗尽层在基区内的宽度， ∆X为由光刻等工艺引起的线宽不确定度， Gmin为最坏情况下的最小间距。 当发射结空间电荷区和集电结空间电荷区相互碰上时, 即C-E穿通，穿通的电压公式为：
根据上述情况，假定有效横向基区宽度：
WbL 5.5um
比一般的NPN管的基区宽度几乎大一个数量级
（2）横向PNP管发射区掺杂浓度低, 有效发射区面积小等， 使其发射结注入效率低。以上边放大管的数据为例，则 横向PNP管的发射区和基区的薄层电阻：
RSE RSB
NPN
100 /
RSB RSepi
WBL 5.5um
代入得：
I cr
qAEL N b D pb WBL
1 (1.6 10 19 613 10 8 5 1015 11) 5.5 10 4
≌１００(uA)
横向PNP管的 F 在IC 100 uA左右就开始下降， 当I C 1mA 时， F已降到很小， 而且外延层的电阻率越高，I 解决大电流的办法 : a : 多个PNP管并联; b : 用P 深扩散来制作横向PNP管的发射区和集电区。
集成电路制造和设备
THANKS
感谢观看
● 05
第五章 集成电路制造质量控制
制程控制
制程控制是集成电路制造中至关重要的一环， 包括晶圆表面质量检测和工艺参数控制。晶圆 表面质量检测需要通过高精度仪器对晶圆表面 进行检测，确保没有缺陷和杂质。工艺参数控 制则是调节工艺参数，确保每个生产环节都符 合规范。
产品检测
功能测试 测试器件功能是否正常
1970年代大规模集成电路 出现
推动了计算机和电子产品的发展
集成电路制造的重要性
集成电路制造是现代电子工业的基础，它的发展直接影 响着电子产品的性能和功能。随着技术的不断进步，集 成电路制造也在不断创新，为各行业带来更先进的解决 方案。
● 02
第2章 集成电路制造工艺
晶圆清洁工艺
晶圆清洁是集成电路制造工艺中非常重要的一 步，通常包括水洗、化学浸泡和热处理等步骤。 水洗可以去除表面杂质和污染物，化学浸泡可 以进一步清洁并修复晶圆表面，热处理则有助 于提高晶体的质量和均匀性。
● 04
第4章 集成电路制造材料
硅材料
硅材料是集成电路制造中最常用的材料之一。 单晶硅具有高纯度和均匀性，适合制作高性能 芯片；多晶硅成本较低，常用于普通电路制造 中。
金属材料
铝 常用于金属层连接
铜 具有较低电阻，适合用于导线
绝缘材料
二氧化硅
01 常用于制作晶体管绝缘层
非晶硅
02 用于制作光学薄膜等特殊应用
经济贡献 为产业发展提供动力
应用广泛 涵盖计算机、通信等领域
科技引领 引领科技创新方向
集成电路制造发展挑战
技术更新换代
01 面临芯片制造工艺的更新换代
成本控制
02 应对原材料价格波动影响
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6
成品率曲线
集成电路生产的典型成品率曲线
7
缺陷和成品率
• 整体成品率与致命性缺陷密度、芯片面积、工艺流程的关系
1 ������ ∝ 1 + ������������
– ������ ：整体成品率 – ������ ：致命性缺陷密度 – ������ ：芯片面积 – ������ ：制造步骤数
������
引线键合芯片示意图
36
具有金属凸块的芯片
具有金属凸块(Bump)的集成电路芯片
37
覆晶封装技术
覆晶(Flip-Chip)封装技术
38
陶瓷封装技术
集成电路芯片的陶瓷封装截面图
39
塑料封装技术
塑料封装的封料空腔截面图
40
最终测试
• 最终测试
– 在一个不利的环境中强迫不稳定的芯片失效
• 最终测试内容
12
无尘室等级
无尘室内空气的粒子数目
13
空气微粒洁净度等级(209E)
粒子总数/立方英尺 等级 0.1μm M-1 9.8 0.2μm 2.12 0.3μm 0.865 0.5μm 0.28 5μm
1
10 100 1,000
35
350
7.5
75 750
3
30 300
1
10 100 1,000 7
– 旋转机内的高速度可以机械地使不牢固的金属焊线与键合垫片脱离 – 高温热应力可以加速电子元器件产生故障 – 老化测试：芯片被放置在特殊的架子上并在正常状态下运转数天
41
3D封装技术
硅通孔(TSV)3D封装工艺流程
42
3D封装技术
硅通孔(TSV)3D封装工艺流程（续）
43
集成电路未来发展趋势
集成电路未来发展趋势
• 材料
– 高介电系数电介质成为新的栅极绝缘材料 – 低介电系数电介质成为新的互连绝缘材料 – 铜取代铝合金连线被普遍使用
• 工艺
– 浸入式光刻技术、双重图形技术 – 化学机械研磨工艺
• 测试工具
– 更快、更精确、更可靠、完全自动化
• 封装技术
– 覆晶封装技术、多芯片封装技术、3D封装技术
45
本章结束
集成电路工艺间
• 集成电路工艺间
– 制造集成电路芯片的制造区
• 集成电路工艺间的组成
– 办公室、辅助区、储藏室、设备区、晶圆制造区、芯片测试和封装区
21
集成电路工艺流程
集成电路工艺流程图
22
晶圆制造区
半导体生产工厂平面图 (a) 迷你型结构；(b) 传统结构
23
湿法工艺区
湿法工艺示意图
24
扩散区
29
化学机械研磨区
干进/干出多研磨头CMP系统示意图
30
设备区
工艺区与设备区
31
集成电路测试与封装
晶粒测试
通过测试的晶圆示意图
33
芯片的封装
焊料
晶片键合结构
34
引线键合工艺
引线键合(Wire Bonding)工艺流程
35
具有键合垫片的芯片
具有键合垫片(Bonding Pad) 的集成电路芯片
半导体制造技术导论（第二版）
第二章
集成电路工艺介绍
白雪飞 中国科学技术大学电子科学与技术系
提纲
• 集成电路工艺简介
• 集成电路的成品率
• 无尘室技术 • 集成电路工艺间基本结构 • 集成电路测试与封装
• 集成电路未来发展趋势
2
集成电路工艺简介
集成电路制造工艺流程
集成电路制造工艺流程
4
集成电路的成品率
(a) 垂直扩散炉；(b) 水平扩散炉
25
光学区
光学区内的集成式晶圆轨道机—步进机示意图
26
刻蚀区
具有刻蚀和去光刻胶反应室的配套工具示意图
27
离子注入区
离子注入机示意图
28
薄膜区
具有电介质化学气相沉积(CVD)和 回刻蚀反应室的配套工具示意图
具有铝铜合金、钛及氮化钛物理气相 沉积(PVD)反应室的配套工具示意图
成品率的定义
• 晶圆成品率 完好晶圆数目 ������������ = 晶圆总数 • 晶粒成品率 完好晶粒数目 ������������ = 晶圆上的晶粒总数 • 封装成品率 ������������ =
完好芯片数目 芯片总数
• 整体成品率 ������������ = ������������ × ������������ × ������������
10,000
10,000
70
14
污染物控制和成品率
无尘室光刻版上的粒子对工艺的影响
15
污染物控制和成品率
无尘室粒子对离子注入工艺的影响
16
先进无尘室的基本结构
先进无尘室的基本结构
17
一般无尘室的基本结构
一般集成电路工艺的无尘室结构
18
无尘室更衣区
无尘室更衣区示意图
19
集成电路工艺间基本结构
8
晶粒尺寸和成品率
致命性缺陷
晶粒尺寸与晶粒成品率的关系
9
测试晶粒和测试结构
(a) 带有测试晶粒的晶圆；(b) 测试结构在切割道上
10
无尘室技术
无尘室
• 无尘室
– 微粒能引起微电子元器件和电路缺陷 – 半导体芯片必须在无尘室中制造 – 越小的图形尺寸需要纯净度越高的无尘室
• 无尘室等级
– 第十级无尘室是指在每立方英尺中直径大于0.5μm的微粒数量少于10个 – 第一级无尘室是指在每立方英尺中直径大于0.5μm的微粒数量少于1个 – 相比之下，一个干净的房屋里每立方英尺中直径大于0.5μm的微粒数量超 过500,000个