集成电路工艺和版图设计 参考
合集下载
第14章集成电路版图设计资料
8/8/2019
共85页
34
MOS dummy
• 在MOS两侧增加dummy poly。
• 添加dummy管，可以提 供更好的环境一致性。
8/8/2019
共85页
35
RES dummy
• 类似于MOS dummy方法增加dummy，有时会在四 周都加上。
8/8/2019
共85页
36
CAP dummy
共85页
4
• 第二张mask定义为active mask。 有源区用来定义管子的栅以及允许注入的p型或者n型扩散的源漏区。
8/8/2019
共85页
5
• 第三张mask为poly mask： 包含了多晶硅栅以及需要腐蚀成的形状。
8/8/2019
共85页
6
• 第四张mask定义为n＋mask， 用来定义需要注入n＋的区域。
• 不同的工艺线和工艺流程，电学参数有所不同。
• 描述内容：晶体管模型参数、各层薄层电阻、层与层间的 电容等。
• 几何设计规则是图形编辑的依据，电学设计规则是分析计 算的依据。
8/8/2019
• 完成一个反相器的版图设计
8/8/2019
8/8/2019
8/8/2019
8/8/2019
8/8/2019
8/8/2019
共85页
37
Interconnect
• 关键走线与左右或上下走线的屏蔽采用相同层或 中间层连接VSS来处理。
• 也可增大两者间的间距来减少耦合。
8/8/2019
共85页
38
Guard Ring的设计
8/8/2019
共85页
39
深阱guard ring
集成电路设计3-版图设计
它涉及到将电路元件和连接线转化为 几何图形，这些图形定义了半导体制 造过程中需要制造的结构。
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
半导体集成电路第4章-版图设计与举例
WR min I IWM
5、电阻最小条宽的选取
综上所述，电阻最小线条宽度
a、受版图设计规则限制; b、受功耗的限制; c、受电阻精度的限制 。
版图设计的一般程序
一、电路的模拟实验及理论分析
工作的目的：
1、了解电路的工作原理。
2、得到电路的静态工作点及支路电流。 3、了解电路中每个元件的参数（包括寄生效应） 对电路的静态参数和瞬态参数的影响。 4、了解电路的温度特性。
二、工艺设计 工作的任务： 1、充分了解生产厂家的工艺水平。 制版与光刻 封装及管壳 的生产工艺。 外延与扩散 集成度与成品率
目的：实现电路中各个元件的电隔离
规则：
1、集电极等电位的NPN管可共用一个隔离区（基极 等电位的PNP管可共用一个隔离区）
2、二极管按晶体管原则处理。
3、原则上，所有硼扩散电阻可共用同一隔离区。
4、当集电极电位高于硼扩散电阻的电位时，晶体管
与电阻可置于同一隔离区。 5、在不违反上述规则的前提下，划分隔离区可以灵 活掌握，以便于排版与布线。
2、根据实际工艺水平及电路需要，选择一套适当 3、确定每一套工序的工艺要求。
三、确定版图设计的基本尺寸和规则
任务：根据实际工艺水平，确定最小线条
宽度，最小套刻间距及其它最小尺寸。 四、元件设计 根据电路对元件的要求，如（耐压、电流 容量、频率特性等）以及基本尺寸，确定每个 元件的图形及尺寸。
五、划分隔离区
二、电流容量 晶体管存在发射极电流集边效应，使最 大电流受有效发射极周长的影响。
I E max aI E eff
数字电路中： a一般取 0.16~0.40mA/um 模拟电路中： a一般取0.04~0.16mA/um LE-EFF通常取正对基区接触孔的发射极 边沿。
5、电阻最小条宽的选取
综上所述，电阻最小线条宽度
a、受版图设计规则限制; b、受功耗的限制; c、受电阻精度的限制 。
版图设计的一般程序
一、电路的模拟实验及理论分析
工作的目的：
1、了解电路的工作原理。
2、得到电路的静态工作点及支路电流。 3、了解电路中每个元件的参数（包括寄生效应） 对电路的静态参数和瞬态参数的影响。 4、了解电路的温度特性。
二、工艺设计 工作的任务： 1、充分了解生产厂家的工艺水平。 制版与光刻 封装及管壳 的生产工艺。 外延与扩散 集成度与成品率
目的：实现电路中各个元件的电隔离
规则：
1、集电极等电位的NPN管可共用一个隔离区（基极 等电位的PNP管可共用一个隔离区）
2、二极管按晶体管原则处理。
3、原则上，所有硼扩散电阻可共用同一隔离区。
4、当集电极电位高于硼扩散电阻的电位时，晶体管
与电阻可置于同一隔离区。 5、在不违反上述规则的前提下，划分隔离区可以灵 活掌握，以便于排版与布线。
2、根据实际工艺水平及电路需要，选择一套适当 3、确定每一套工序的工艺要求。
三、确定版图设计的基本尺寸和规则
任务：根据实际工艺水平，确定最小线条
宽度，最小套刻间距及其它最小尺寸。 四、元件设计 根据电路对元件的要求，如（耐压、电流 容量、频率特性等）以及基本尺寸，确定每个 元件的图形及尺寸。
五、划分隔离区
二、电流容量 晶体管存在发射极电流集边效应，使最 大电流受有效发射极周长的影响。
I E max aI E eff
数字电路中： a一般取 0.16~0.40mA/um 模拟电路中： a一般取0.04~0.16mA/um LE-EFF通常取正对基区接触孔的发射极 边沿。
集成电路工艺基础及版图设计
氧化环境中使硅表面发生氧化, 生成SiO2 薄膜。
滤气 球 O2
流量 控制
二通
温度 控制
硅片 氧化 炉
石英 管 温度 控制
图2 - 1 热氧化示意图
❖
根据氧化环境的不同， 又可把热
氧化分为干氧法和湿氧法两种。 如果氧
化环境是纯氧气， 这种生成SiO2薄膜的 方法就称为干氧法。 干氧法生成SiO2薄 膜的机理是： 氧气与硅表面的硅原子在
（2 -4）
SiH4+2O2→SiO2↓+2H2O
❖ 2.2.2 掺杂工艺
❖
集成电路生产过程中要对半导体
基片的一定区域掺入一定浓度的杂质元
素， 形成不同类型的半导体层， 来制作
各种器件， 这就是掺杂工艺。 由此可见，
掺杂工艺也是一种非常重要的基础工艺。
掺杂工艺主要有两种： 扩散工艺和离子
注入工艺。
间测试之前的所有工序。 前工序结束时，
半导体器件的核心部分——管芯就形成了。
前工序中包括以下三类工艺：
❖
（1） 薄膜制备工艺： 包括氧化、工艺： 包括离子注入和
扩散。
❖
（3） 图形加工技术： 包括制版和
❖
2) 后工序
❖
后工序包括从中间测试开始到器
❖
1. 扩散工艺
❖
物质的微粒总是时刻不停地处于
❖
扩散的机理有两种： 替位扩散和
填隙扩散。 在高温的情况下， 单晶固体
中的晶格原子围绕其平衡位置振动， 偶
然也可能会获得足够的能量离开原来的
位置而形成填隙原子， 原来的位置就形
成空位, 而邻近的杂质原子向空位迁移，
这就是杂质的替位扩散方式。 杂质原子
CMOS工艺流程与MOS电路版图举例
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。 涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
47
形成N管源漏区
– 光刻6，利用光刻胶将PMOS区保护起来 – 离子注入磷或砷，形成N管源漏区
形成P管源漏区
– 光刻7，利用光刻胶将NMOS区保护起来 – 离子注入硼，形成P管源漏区
48
形成接触孔
– 化学气相淀积BPTEOS硼磷硅玻璃层 – 退火和致密 – 光刻8，接触孔版 – 反应离子刻蚀磷硅玻璃，形成接触孔
42
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
43
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅
– 光刻2场隔离区，非隔离区被光刻胶保护起来
– – – –
反应离子刻蚀氮化硅 场区硼离子注入以防止场开启 热生长厚的场氧化层 去掉氮化硅层
44
光刻胶
31P+
11B+
N阱硅栅CMOS 工艺流程
22
初始氧化
23
光刻1，刻N阱
24
N阱形成
N阱
25
Si3N4淀积
Si3N4
P-Si SUB
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。 涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
47
形成N管源漏区
– 光刻6，利用光刻胶将PMOS区保护起来 – 离子注入磷或砷，形成N管源漏区
形成P管源漏区
– 光刻7，利用光刻胶将NMOS区保护起来 – 离子注入硼，形成P管源漏区
48
形成接触孔
– 化学气相淀积BPTEOS硼磷硅玻璃层 – 退火和致密 – 光刻8，接触孔版 – 反应离子刻蚀磷硅玻璃，形成接触孔
42
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
43
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅
– 光刻2场隔离区，非隔离区被光刻胶保护起来
– – – –
反应离子刻蚀氮化硅 场区硼离子注入以防止场开启 热生长厚的场氧化层 去掉氮化硅层
44
光刻胶
31P+
11B+
N阱硅栅CMOS 工艺流程
22
初始氧化
23
光刻1，刻N阱
24
N阱形成
N阱
25
Si3N4淀积
Si3N4
P-Si SUB
集成电路版图设计(适合微电子专业)
①了解工艺现状，确定工艺路线
确定选用标准pn结隔离或对通隔离工艺或等平面 隔离工艺。由此确定工艺路线及光刻掩膜版的块数。 由制版和光刻工艺水平确定最小接触孔的尺寸和 光刻套刻精度。光刻工艺的分辨率，即能刻蚀图形的 最小宽度，受到掩膜分辨率、光刻胶分辨率、胶膜厚 度、横向腐蚀等多因素的限制。套刻精度与光刻机的 精度和操作人员的熟练程度关系密切。
功能设计 设 计 逻辑设计 电路设计 功能图 逻辑图 电路图 符号式版图 , 版图
图
版图设计
12
举例：
功能描述 x=a’b+ab’ 的逻辑图
13
CMOS与非门的电路图
14
场SiO2
栅SiO2 栅SiO2
CMOS反相器的掩膜版图
15
版图设计就是按照线路的要求和一定 的工艺参数，设计出元件的图形并进行排 列互连，以设计出一套供IC制造工艺中使 用的光刻掩膜版的图形，称为版图或工艺 复合图。 版图设计是制造IC的基本条件，版图 设计是否合理对成品率、电路性能、可靠 性影响很大，版图设计错了，就一个电路 也做不出来。若设计不合理，则电路性能 和成品率将受到很大影响。版图设计必须 与线路设计、工艺设计、工艺水平适应。 版图设计者必须熟悉工艺条件、器件物理、 电路原理以及测试方法。 16
23
要了解采用的管壳和压焊工艺。封 装形式可分为金属圆筒塑(TO-5型)、扁 平封装型和双列直插型(DIP)等多种，管 芯压点分布必须和管壳外引脚排列相吻 合。当采用热压焊时，压焊点的面积只 需70μm×70μm，超声压焊需 100μm×100μm ~125μm×25μm，金丝 球焊需125μm ×125μm，金丝球焊牢固 程度高，金丝在靠近硅片压点处是垂直 的，可压到芯片纵深处(但必须使用温度 SiO2纯化层)，使用起来很灵活。
制造工艺-CMOS集成电路原理图及版图
硅芯片上的电子世界—晶体管
• 三级管：pnp，npn • 硅芯片上的三极管：
2012年春季
P+ …N…+. P+
N阱
P型衬底
28中北大学
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
PNP
注：
薄氧
由于P衬底接最低电位vss/gnd
因此，VPNP集电极也必须接
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
2012年春季
N+埋层
P P(G- ND)
N+
Sub
EB C
N+ P
N+
P+
N–-epi
60
60中北大学
版图设计
• 电子设计 + 绘图艺术 • 仔细设计，确保质量
2012年春季
61中北大学
MOS管的版图设计
沟道宽
沟道长
当多晶硅穿过有源区时，就形成了一个管子。在图中当 多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有 源区时，形成PMOS。
MIM 上电级
第n-1层金属
电容区的下方不要走线；
2012年春季
20中北大学
多层金属制作的平板电容和侧壁电容
多层平板电容（MIM） •增加单位面积电容； •精度高，匹配性好；
2012年春季
侧壁电容： •单位面积电容值可比左边的大； •精度较高，匹配性较好；
21中北大学
MOS电容
CGS
累积区
强反型
vss/gnd 。
C
B
集成电路版图设计习题答案第九章集成电路版图设计实例
第9章集成电路版图设计实例【习题答案】1．版图设计关于数字地和模拟地的考虑事项是什么？答：一般的模拟集成电路中，通常既有数字信号又有模拟信号，数字信号和模拟信号之间容易发生干扰。
在版图设计过程中，还要考虑地噪声对电路的影响。
即在整体版图的设计中，需着重考虑电路噪声问题，按照尽量降低噪声的原则进行电路的整体布局。
首先，在总体版图的布局上，尽量将数字部分远离模拟部分，如果总体电路中模拟部分偏多，则在版图设计中将数字部分放在靠边的位置，而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置，同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离，反之亦然。
其次，采用隔离环设计，对每个单元模块都用一层接地的衬底接触，一层接电源的N阱构成的隔离环来进行隔离。
对于整个模拟部分和数字也分别采用相同的隔离环隔离，数字电路的隔离环可以吸收数字电路的衬底噪声，从而可以减少通过衬底串扰到模拟电路的衬底噪声。
隔离环包的层数越多，理论上吸收衬底噪声效果越好。
但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环，因为在这种情况下数字地的噪声会串扰到模拟地。
从而使模拟地受到干扰。
最后，除了数字模块之外的其它单元模块尽量将距离缩短，这样一方面能尽量地减少互连线经过别的区域引入噪声，同时也能降低引线过长引起电压信号的衰减。
2．总结自己的版图设计技巧和经验。
3. 共质心MOS管设计时的注意事项是什么？答：低精度要求可采用一维共质心，高精度要求必须采用二维共质心。
共质心设计时需保证MO管的对称性和电流通路的对称性。
4. 静电保护的种类以及版图设计注意事项。
答：常用的二极管式的静电保护分为两种方式，一种是用MOS晶体管连接成二极管形式的静电保护，一种利用CMOS工艺中二极管的静电保护。
在MOS型静电保护版图设计中，主要考虑以下几点：●MOS管要分成多个管，叉指结构，以便形成多支路共同放电。
●因为放电瞬间流经MOS管的电流特别大，构成整个放电通路的任何导线的宽度一定要有足够保证，而且CMOS工艺对于每个接触孔能通过的电流密度还有要求，因此还要保证放电通路导线上孔的数目应尽量多。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Jian Fang
6
Here in the Fab Two Photolithography area we see one of our 200mm .35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.
13.07.2020
Jian Fang
14
Accuracy in metrology is never an issue at Process Specialties. We use the most advanced robotic laser ellipsometers and other calibrated tools for precision thin film, resistivity, CD and step height measurement. Including our new Nanometrics 8300 full wafer 300mm thin film measurement and mapping tool. We also use outside laboratories and our excellent working relationships with our Metrology tool customers, for additional correlation and calibration.
13.07.2020
Jian Fang
10
Here we can see the loading of 300mm wafers onto the Paddle.
13.07.2020
Jian Fang
11
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
Si
半导体
13.07.2020
Jian Fang
20
N沟MOS（NMOS）
氧化层
源
栅
n+
栅氧化层
漏
G
n+
沟道 P－衬底
D
ID
VDS > 0
S
VGS
VT
• P型衬底，受主杂质； • 栅上加正电压，表面吸引电子，反型，电子通道； • 漏加正电压，电子从源区经N沟道到达漏区，器件开通。
栅氧化层厚度： 50埃－1000埃（5nm－100nm） VT－阈值电压 电压控制
反型层 源（Source）S 漏（Drain）D 栅（Gate）G
沟道
13.07.2020
Jian Fang
21
P沟MOS（PMOS）
场氧化层
源
栅
栅氧化层
漏
p+
p+G沟道ຫໍສະໝຸດ N－衬底D- VT
+VGS
S
VDS < 0 ID
• N型衬底，施主杂质，电子导电； • 栅上加负电压，表面吸引空穴，反型，空穴通道； • 漏加负电压，空穴从源区经P沟道到达漏区，器件开通。
亚微米<1m的设计规范
深亚微米<=0.5 m的设计规范
0.5 m 、 0.35 m －设计规范（最小特征尺寸）
布线层数：金属（掺杂多晶硅）连线的层数。
集成度：每个芯片上集成的晶体管数
13.07.2020
Jian Fang
3
IC工艺常用术语
净化级别：Class 1, Class 10, Class 10,000 每立方米空气中含灰尘的个数 去离子水 氧化 扩散 注入 光刻 …………….
13.07.2020
Jian Fang
7
Another view of one of the Fab Two Photolithography areas.
13.07.2020
Jian Fang
8
Here we see a technician loading 300mm wafers into the SemiTool. The wafers are in a 13 wafer Teflon cassette codesigned by Process Specialties and SemiTool in 1995. Again these are the world's first 300mm wet process cassettes (that can be spin rinse dried).
13.07.2020
Jian Fang
9
As we look in this window we see the World's First true 300mm production furnace. Our development and design of this tool began in 1992, it was installed in December of 1995 and became fully operational in January of 1996.
NMOS IC PMOS IC CMOS IC
BiCMOS
13.07.2020
Jian Fang
19
MOS IC及工艺
MOSFET — Metal Oxide Semiconductor Field Effect Transistor
.
— 金属氧化物半导体场效应晶体管
MOS(MIS)结构
金属 氧化物（绝缘层、SiO2）
13.07.2020
Jian Fang
4
生产工厂简介
PSI
13.07.2020
Jian Fang
5
13.07.2020
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
13.07.2020
Jian Fang
18
集成电路（Integrated Circuit, IC）：半导体IC，膜IC，混合IC
半导体IC：指用半导体工艺把电路中的有源器件、无源元件及 互联布线等以相互不可分离的状态制作在半导体上，最后封装在 一个管壳内，构成一个完整的、具有特定功能的电路。
双极IC 半导体IC MOSIC
13.07.2020
Jian Fang
22
CMOS
• CMOS：Complementary Symmetry Metal Oxide Semiconductor
互补对称金属氧化物半导体－特点：低功耗
VDD
C
PMOS
Vi
Vo
I/O
NMOS
VDD I/O
VSS
VSS CMOS倒相器
C
CMOS传输门
13.07.2020
poly
N+ implant
25
Pwell Active Poly N+ implant P+ implant Omicontact Metal
13.07.2020
pwell
Jian Fang
26
光
MASK Pwell 光刻胶 SiO2
N－type Si
13.07.2020
Jian Fang
27
13.07.2020
Jian Fang
12
2,500 additional square feet of "State of the Art" Class One Cleanroom is currently processing wafers! With increased 300mm & 200mm processing capabilities including more PVD Metalization, 300mm Wet processing / Cleaning capabilities and full wafer 300mm .35um Photolithography, all in a Class One enviroment.
13.07.2020
Jian Fang
16
Here we are looking at the Incoming material disposition racks