信号完整性分析
第12章 信号完整性分析
下面介绍如何使用Protel2004DXP进 行信号完整性分析： ������ 不论是在PCB或是在原理图环 境下，进行信号完整性分析，设计 文件必须在工程当中，如果设计文 件是作为Free Document出现的，则 不能运行信号完整性分析。 ������ 本章主要介绍在PCB编辑环境 下进行信号完整性分析。 ������
12.2 DXP 的信 号完 整性 分析
在DXP设计环境下，既可以在原理 图又可以在PCB编辑器内实现信号 完整性分析，并且能以波形的方式 在图形界面下给出反射和串扰的分 析结果。 ������ Protel具有布局前和布局后信号 完整性分析功能，采用成熟的传输 线计算方法，以及I/O缓冲宏模型进 行仿真。基于快速反射和串扰模型， 信号完整性分析器能够产生准确的 仿真结果。 ������ 布局前的信号完整性分析允许 用户在原理图环境下，对电路潜在 的信号完整性问题进行分析，如阻 抗不匹配等因素。但对于串扰，在 原理图环境下不能进行分析，因为 布局路由尚未建立。 ������
12.1 信号 完整 性分 析概 述
信号的振铃（ringing）和环绕 振荡（rounding）由线上过度的 电感和电容引起，振铃属于欠 阻尼状态，而环绕振荡属于过 阻尼状态。信号完整性问题通 常发生在周期信号中，如时钟 等，振铃和环绕振荡同反射一 样也是由多种因素引起的，振 铃可以通过适当的端接予以减 小，但是不可能完全消除。
在模型配置界面下，能够看到每个 器件所对应的信号完整性模型，并 且每个器件都有相应的状态与之对 应，关于这些状态的解释如图所示。
修改器件模型的步骤如下： ������ 1、双击需要修改模型的器件 （U1）的Status部分，弹出相应的 窗口如下页图 ������ 2、在Type选项中选择器件的 类型， ������ 3、在Technology选项中选择相 应的驱动类型， ������ 4、也可以从外部导入与器件 相关联的IBIS模型，点击Import IBIS，选择从器件厂商那里得到的 IBIS 模型即可。 ������ 5、模型设置完成后选择OK， 退出。
信号完整性常用的三种测试方法
信号完整性常用的三种测试方法信号完整性是指在传输过程中信号能够保持原始形态和准确性的程度。
在现代高速通信和数字系统中，信号完整性测试是非常重要的工作，它能够帮助工程师评估信号的稳定性、确定系统的极限速率并发现信号失真的原因。
下面将介绍三种常用的信号完整性测试方法。
一、时域方法时域方法是信号完整性测试中最常见和最直观的方法之一、它通过观察信号在时间轴上的波形变化来评估信号的完整性。
时域方法可以检测和分析许多类型的信号失真，如峰值抖动、时钟漂移、时钟分布、幅度失真等。
时域方法的测试设备通常包括示波器和时域反射仪。
示波器可以显示信号的波形和振幅，通过观察波形的形状和幅度变化来判断信号完整性。
时域反射仪可以测量信号在传输线上的反射程度，从而评估传输线的特性阻抗和匹配度。
二、频域方法频域方法是另一种常用的信号完整性测试方法。
它通过将信号转换为频域表示，分析信号的频谱分布和频率响应来评估信号完整性。
频域方法可以检测和分析信号的频谱泄漏、频谱扩展、频率失真等。
频域方法的测试设备通常包括频谱分析仪和网络分析仪。
频谱分析仪可以显示信号的频谱图和功率谱密度，通过观察频谱的形状和峰值来评估信号完整性。
网络分析仪可以测量信号在不同频率下的响应和传输损耗，从而评估传输线的频率响应和衰减特性。
三、眼图方法眼图方法是一种特殊的信号完整性测试方法，它通过综合时域和频域信息来评估信号的完整性。
眼图是一种二维显示，用于观察信号在传输过程中的失真情况。
眼图可以提供信号的时钟抖动、峰值抖动、眼宽、眼深、眼高等指标。
眼图方法的测试设备通常包括高速数字示波器和信号发生器。
高速数字示波器可以捕捉信号的多个周期，并将其叠加在一起形成眼图。
通过观察眼图的形状和特征，工程师可以评估信号的稳定性和传输质量。
总结起来，时域方法、频域方法和眼图方法是常用的信号完整性测试方法。
它们各自具有独特的优势和适用范围，可以互相协作来全面评估信号的完整性。
在实际应用中，根据具体需求和测试对象的特点，选择合适的测试方法是非常重要的。
信号完整性分析与优化
信号完整性分析的方法
▪ 电磁场分析
1.电磁场分析是通过求解麦克斯韦方程组来分析信号在传输过程中的电磁场分布和 耦合情况。 2.电磁场分析方法可以评估信号的电磁辐射、串扰和电磁兼容性等参数，适用于分 析和优化高速数字系统和复杂电磁环境下的信号传输性能。 3.通过电磁场分析，可以优化系统的布局和布线设计，降低电磁干扰和提高信号的 传输质量。
▪ 时钟同步技术
1.时钟同步的重要性：时钟同步对保证系统稳定性和数据传输的准确性至关重要。 2.时钟同步的方法：通过采用全局时钟、分布式时钟等方式，可以实现时钟同步。 3.时钟同步的评估：需要通过测试和仿真来评估时钟同步的效果，确保系统性能得 到提升。
▪ 信号均衡技术
1.信号均衡的作用：信号均衡可以补偿信号传输过程中的损耗和失真，提高信号质 量。 2.信号均衡的方法：通过采用线性均衡器、非线性均衡器等措施，可以实现信号均 衡。 3.信号均衡的评估：需要通过测试和仿真来评估信号均衡的效果，确保系统性能得 到提升。
时钟完整性分析
▪ 时钟抖动的分析和优化
1.时钟抖动是衡量时钟信号稳定性的重要指标。 2.通过分析时钟抖动的来源，可以采取相应的优化措施。 3.采用先进的抖动测量和分析工具可以提高优化效率。
▪ 时钟完整性的验证和测试
1.时钟完整性的验证和测试是确保系统稳定工作的重要环节。 2.采用合适的测试方法和工具可以检测出潜在的时钟问题。 3.对测试结果进行详细的分析和解释，可以为优化设计提供有价值的参考。
信号完整性的基本概念
信号完整性问题的来源
1.信号完整性问题可能来源于系统硬件、软件和环境等多个方面。 2.硬件方面的来源包括传输线效应、电源噪声、接地问题等。 3.软件方面的来源包括算法缺陷、数据处理错误等。环境方面的来源包括温度、电磁干扰等。
PCB设计中的信号完整性分析方法
PCB设计中的信号完整性分析方法PCB设计是现代电子产品开发中不可或缺的一环。
而信号完整性是保证电子产品性能和可靠性的重要因素之一。
本文将介绍PCB设计中常用的信号完整性分析方法。
一、信号完整性的重要性信号完整性是指信号在电路板上的传输过程中，能够保持其原有的波形、速度和幅度，没有失真、噪声或者延迟。
信号完整性的不良会导致各种问题，如时钟偏移、串扰、干扰等，从而影响整个系统的性能和稳定性。
二、信号完整性分析方法1. 布线规则设计在PCB设计过程中，通过合理的布线规则设计可以减少信号的串扰和耦合。
比如，避免信号线之间的交叉、保持适当的距离、分层布线等。
2. 传输线理论传输线理论是用于分析高速信号传输的一种方法。
通过建立传输线模型，可以预测信号在传输过程中的行为。
在信号完整性分析中，可以使用传输线理论对信号的波形、传播时间和幅度进行分析。
3. 电磁仿真电磁仿真是一种基于数值计算的信号完整性分析方法。
通过建立PCB的电磁场模型，可以确定信号在电路板上的传播路径和互连耦合情况。
常用的电磁仿真软件包括HFSS、ADS等。
4. 时域分析时域分析是一种基于时间的信号完整性分析方法。
通过观察信号的波形和过渡边沿，可以判断信号是否出现失真、震荡或者反射等问题。
常用的时域分析工具包括示波器、逻辑分析仪等。
5. 频域分析频域分析是一种基于频率的信号完整性分析方法。
通过对信号的频谱进行分析，可以判断信号是否出现带宽限制、谐振或者频率响应不平坦等问题。
常用的频域分析工具包括频谱分析仪、网络分析仪等。
6. 时序分析时序分析是一种基于时钟的信号完整性分析方法。
通过分析信号在时钟边沿触发的时间关系，可以判断信号的稳定性和时钟偏移情况。
常用的时序分析工具包括时序分析仪、时钟提取软件等。
三、信号完整性验证流程针对PCB设计中的信号完整性问题，通常可以采用以下的验证流程：1. 设计规则检查（DRC）：通过软件工具检查布线是否符合设计规则，是否存在潜在的信号完整性问题。
现代通信系统中的信号完整性分析
现代通信系统中的信号完整性分析在当今高度数字化和信息化的时代，通信系统的性能和可靠性对于我们的日常生活和工作至关重要。
无论是手机通信、互联网数据传输，还是卫星通信、广播电视等领域，都依赖于高效、准确的信号传输。
而在这一过程中，信号完整性成为了一个关键的因素，它直接影响着通信的质量和稳定性。
信号完整性，简单来说，就是指信号在传输过程中保持其原有特性和质量的能力。
如果信号在传输过程中出现失真、衰减、反射、串扰等问题，就会导致通信系统的性能下降，甚至出现通信故障。
那么，是什么原因导致了这些信号完整性问题的出现呢？首先，传输线的特性是影响信号完整性的一个重要因素。
在现代通信系统中，信号通常通过各种传输线进行传输，如电缆、微带线、双绞线等。
这些传输线具有一定的电阻、电感和电容特性，当信号在其中传输时，会产生信号的衰减和失真。
特别是在高速传输的情况下，传输线的寄生参数会对信号产生更大的影响。
其次，信号的反射也是一个常见的问题。
当信号在传输线的终端遇到不匹配的阻抗时，就会发生反射。
反射信号会与原信号叠加，导致信号的波形发生畸变，从而影响信号的完整性。
为了减少反射，通常需要在传输线的终端进行阻抗匹配，以确保信号能够顺利传输。
串扰也是影响信号完整性的一个重要因素。
在通信系统中，往往存在着多条并行的传输线，当信号在其中一条传输线上传输时，会通过电磁场的耦合在相邻的传输线上产生干扰信号，这就是串扰。
串扰会导致信号的噪声增加，降低信号的质量。
为了减少串扰，需要合理地设计传输线的布局和间距。
除了上述因素外，电源噪声、时钟抖动等也会对信号完整性产生影响。
电源噪声会导致信号的电压波动，从而影响信号的准确性；时钟抖动则会导致时钟信号的不稳定，影响整个系统的同步性能。
为了分析和解决信号完整性问题，工程师们通常采用一系列的方法和技术。
其中，仿真分析是一种常用的手段。
通过建立通信系统的模型，利用专业的仿真软件对信号的传输过程进行模拟，可以预测可能出现的信号完整性问题，并采取相应的措施进行优化。
信号完整性分析
添加标题
添加标题
添加标题
添加标题
信号完整性分析在高速数字系统中 的应用
信号完整性分析在数字信号处理系 统中的应用
高速数字接口设计
应用场景：高速数字接口设计是信号完整性分析的重要应用场景之一
设计目标：保证信号传输的稳定性和可靠性
设计挑战：高速数字接口设计面临着信号传输速度、信号完整性、信号干扰等问题
建立信号完整 性分析的数学 模型
验证模型的准 确性和可靠性
优化模型，提 高分析结果的 准确性和可靠 性
仿真分析
仿真模型搭建：根 据实际电路搭建仿 真模型
仿真参数设置：设 置仿真参数，如频 率、阻抗等
仿真结果分析：分 析仿真结果，如信 号质量、时延等
仿真优化：根据仿 真结果进行优化， 如调整电路参数、 增加滤波器等
结果解读与优化建议
结果解读：根据分析结果，判断信号的完整性 优化建议：针对分析结果，提出针对性的优化方案 实施方案：根据优化建议，制定实施计划并执行 效果评估：对优化后的信号进行再次分析，评估优化效果
信号完整性分析的 应用场景
高速数字系统设计
信号完整性分析在数字电路设计中 的应用
信号完整性分析在数字通信系统中 的应用
信号完整性分析的 流程
确定分析目标
确定信号完整性分析的目标， 如提高信号传输质量、降低信 号干扰等
确定分析的范围，如系统级、 模块级、芯片级等
确定分析的指标，如信号传输 延迟、信号抖动、信号失真等
确定分析的方法，如仿真分析、 实验验证等
建立模型
确定信号完整 性分析的目标 和需求
收集和分析信 号完整性相关 的数据
添加副标题
信号完整性分析
汇报人：
信号完整性分析
一所要面临的问题二一些有用的常识三电感电容及电阻的基础以及要注意的问题四传输线的问题以及反射等问题五有损线的损耗六差分信号和查分对的问题一所要面临的问题一单一网络的信号完整性二两个或多个网络间的串扰三电源和地分配中的轨道塌陷四来自整个系统中的电磁干扰和辐射一个重要的概念1：带宽的问题（注释2）对任意一个非理想的方波信号而言（电子系统这种波形非常常见，比如系统的时钟），该信号均可认为是由同频率的基波信号和高次谐波叠加而成。
假设一个1GHz 的时钟它是有1G 的基波加3次谐波再加5次谐波再加7次谐波组成的。
那个这个时钟信号的带宽就是7G.如果加到31次谐波了，那么这个信号的带宽就是31G。
随着叠加的谐波数越多叠加后的信号就越接近完美的方波。
换句话说那就是10%到90%上升时间越小。
可见信号的上升时间决定了信号的带宽。
这样确定系统时钟的上升时间就非常重要了。
为什么上升时间会这么重要呢？下面举例说明：大多数电路板而言会采用FR4板材，FR4板并非理想的无耗板材。
损耗的机理有两种第一导体损耗，第二介质损耗。
比损耗更为严重的是损耗对不同频率信号的损耗是不同，因为在物理上这涉及到介质充放电过程的快慢以及带来的损耗。
对一个4英寸（4000mil）的FR4传输线而言，这样的导线对8GHz的信号损耗达到能量的50%或幅值的70%.试想如果用这样的线去传导一个带宽为9G的1GHz的方波会怎样？结果就是组成这个方波的信号中九次谐波分量被严重损耗，而其他谐波分量也将不同成度的损耗。
这就导致方波的上升沿退化，比如原来上升边是50ps变成了1.5ns。
如果传输的信号频率是10MHz影响不大。
如果传输信号是500M，（2ns的周期）这下麻烦就大了去了。
下面引入带宽和上升时间的关系这是一个近似的经验上的估计：对于10%到90%上升时间来讲关系为：BW=0.35/RT(RT为10%到90%上升时间)也有一些资料给的上升时间是20%-80%上升时间。
电气工程中的信号完整性分析
电气工程中的信号完整性分析在当今高度数字化和信息化的时代，电气工程领域的发展日新月异。
从智能手机到超级计算机，从医疗设备到航空航天系统，电子设备在我们的生活中无处不在。
而在这些复杂的电子系统中，信号完整性成为了确保设备性能稳定、可靠运行的关键因素。
信号完整性，简单来说，就是指信号在传输过程中保持其准确性、完整性和及时性的能力。
如果信号在传输过程中出现失真、衰减、反射、串扰等问题，就可能导致系统性能下降、误码率增加、甚至系统故障。
因此，对电气工程中的信号完整性进行深入分析和研究具有极其重要的意义。
首先，让我们来了解一下信号完整性问题产生的原因。
信号在传输线上传播时，会遇到各种阻抗不匹配的情况。
比如，当信号从驱动源输出，经过传输线到达负载时，如果驱动源的输出阻抗、传输线的特性阻抗和负载的输入阻抗不匹配，就会引起信号的反射。
反射的信号会与原信号叠加，导致信号波形失真。
此外，相邻传输线之间的电磁耦合会产生串扰，使得相邻信号之间相互干扰。
同时，传输线的损耗会导致信号的衰减，从而影响信号的强度和质量。
为了分析信号完整性问题，我们需要一些重要的工具和技术。
时域反射计（TDR）就是其中之一。
TDR 可以通过向传输线发送一个快速上升的脉冲，并测量反射回来的脉冲，来确定传输线中的阻抗不连续点和故障位置。
另一个常用的工具是示波器，它可以直观地显示信号的波形，帮助我们观察信号的失真、噪声等问题。
此外，还有一些仿真软件，如ADS、HFSS 等，可以在设计阶段对电路进行建模和仿真，预测可能出现的信号完整性问题，并提前采取优化措施。
在实际的电气工程应用中，信号完整性问题在高速数字电路中尤为突出。
随着数字信号的频率不断提高，信号的上升时间和下降时间变得越来越短，这对信号传输的要求也越来越高。
例如，在计算机主板上，高速的总线信号需要在严格的时序要求下进行传输，如果出现信号完整性问题，可能会导致数据传输错误，影响计算机的性能。
在通信系统中，高速的射频信号也需要保持良好的完整性，以确保信号的质量和传输距离。
信号完整性分析概论
11.总结
7.测量无源器件和互连线的电气特性的仪器一般有三种：阻抗分 析仪、网络分析仪和时域反射仪； 8.这些仪器对减小设计风险、提高建模仿真和仿真过程精度的可 信度起着重要作用： 9.理解这些时钟信号完整性问题可以得出消除这些问题的最重要 的方法： 信号质量——信号在经过整个互连线时所感受到的阻抗应相同； 串扰——保持线条见的间隔大于最小值，并使线条与非理想返回 路径的互感最小； 轨道塌陷——使电源/地路径的阻抗和I噪声最小； 电磁干扰——使带宽以及地阻抗最小，采取屏蔽措施。
良好的屏蔽来弥补； 4.I/O接头的阻抗，特别是返回路径连接件的阻抗，会严重影响能产生辐射电流的
噪声电压，使用低阻抗连接的屏蔽电缆线是减小EMI问题的有效办法。
3.信号完整性的两个重要推论
1.随着上升边的减小，这四种问题（网络的信号质量、串扰、轨道塌 陷噪声和电磁干扰）都会变更严重。
前面所有的信号完整性问题都是以电流或电压变化速度来衡量的， 通常指的是dI/dt或dV/dt，上升边越短意味着dI/dt或dV/dt就越大。
单一网络的信号质量与信号路径和返回路径的物理特征都有很大的关系 。主要的表现就是网络中信号传输路径的阻抗发生突变，减小阻抗突变问题 的方法是让整个网络中的信号所感受到的阻抗保持不变。
信号所感受到的阻抗发生变化的情况： 1.线宽变化； 2.层变化； 3.返回路径平面上的间隙； 4.接插件； 5.分支线、T型线和桩线； 6.网络末端。
2.四类特定噪声源
4.电磁干扰EMI
EMI是指电子产品工作会对周边的其他电子产品造成干扰，EMI问题随着时 钟频率的提高而解决难度加大。
电磁干扰问题三个方面：噪声源、辐射传播路径和天线。
最常见电磁干扰源： 1.一部分差分信号转换成共模信号，最终在外部的双绞电缆线上输出； 2.电路板上的地弹在外部单端屏蔽线上产生共模电流，附加的噪声可以由内部
芯片电路设计中的信号完整性分析与优化
芯片电路设计中的信号完整性分析与优化在现代科技的发展中，芯片电路设计是至关重要的一环。
而在芯片电路设计中，信号完整性是一个关键的问题。
它涉及到信号在芯片中的传输和接收过程中是否能够保持其原有的质量和准确性。
信号完整性的分析与优化是确保芯片电路性能稳定可靠的关键步骤。
一、信号完整性分析在芯片电路设计过程中，信号完整性分析是必不可少的一步。
它可以帮助设计师了解信号在芯片内部的传输过程中可能出现的问题，提前预防并解决这些问题。
信号完整性分析主要包括以下几个方面：1. 信号传输时延：信号在芯片内传输的时间延迟会对电路的性能产生影响。
通过分析信号传输时延，可以确定信号是否能够在预定时间内到达目标位置，从而保证芯片的正常工作。
2. 信号反射：信号在传输过程中遇到过渡边沿时会发生反射现象。
这种反射会导致信号波形不稳定，进而影响芯片的工作。
通过对信号反射的分析，可以确定是否需要进行阻抗匹配等优化措施，从而保证信号的完整性。
3. 信号串扰：当多条信号在芯片内同时进行传输时，它们之间可能会产生互相干扰的现象，将导致信号的失真和噪声增加。
信号串扰的分析可以帮助设计师选择适当的信号引脚布局和引脚排列方式，以降低信号串扰的影响。
二、信号完整性优化在进行信号完整性分析的基础上，设计师可以采取一系列措施来优化信号的完整性，保证芯片的正常工作和性能稳定：1. 电源噪声抑制：电源噪声是一个常见的信号完整性问题。
它会对芯片电路的稳定性和准确性产生不利影响。
设计师可以采用滤波器、瞬态电容和电磁屏蔽等方法来抑制电源噪声的干扰，提高信号的完整性。
2. 阻抗匹配：信号传输中的阻抗不匹配会导致信号反射和波形失真。
设计师可以通过调整电阻和电容的数值，优化电路的布局来实现阻抗匹配，从而降低信号反射的发生，提高信号的完整性。
3. 信号引脚布局优化：芯片上的信号引脚布局合理与否对信号完整性起着重要作用。
设计师可以通过良好的信号引脚布局来减少信号串扰、提高信号传输速率和降低功耗。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
信号完整性分析
1.背景
在一次奇怪的设计失败之后，信号完整性问题首先引起了人们的注意。
当时，美国硅谷一家著名的图像检测系统制造商早在7年前就已经成功上市设计、制造和产品，但在最近出现的问题中，从生产线的产品来看，新产品的正常运行，这是一款20兆赫的系统设计，似乎是不需要考虑的设计上的问题，更使产品设计工程师在设计新产品时不做任何修改，甚至使用元件模型都与原设计要求一致，唯一不同的是集成电路制造技术的进步，新采购的电子元器件实现了小型化、快速化。
新的器件技术使每个芯片都成为一个高速器件，而正是这些高速器件应用中的信号完整性问题导致了系统的失效。
随着IC开关速度的提高和信号上升和下降时间的迅速缩短，无论信号频率如何，系统都将成为一个高速系统，并会出现各种信号完整性问题。
在高速PCB系统设计方面，信号完整性问题主要体现在以下几个方面：工作频率的提高和信号上升/下降时间的缩短会降低系统的定时裕度，甚至出现时序问题；传输线效应导致噪声容限，信号传输中的单调性甚至逻辑错误。
信号间的串扰随着信号传播时间的减少而加剧。
当信号传播时间接近0.5ns或以下时，供电系统的稳定性降低，产生电磁干扰。
2.含义
（1）信号完整性(Signal Integrity)简称SI，指信号从驱动端沿传输线到达接收端后波形的完整程度。
即信号在电路中以正确的时序和电压作出响应的能力。
如果电路中信号能够以要求的时序、持续时间和
电压幅度到达IC，则该电路具有较好的信号完整性。
反之，当信号不能正常响应时，就出现了信号完整性问题。
从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面:
（2）延迟。
延迟是指信号在PCB 的导线上以有限的速度传输，从驱动端到接收端存在的传输延时。
信号的延时会对系统的时序产生影响，在高速PCB 设计中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。
（2）反射。
当传输线的特性阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使得信号波形发生畸变，甚至出现信号的过冲和下冲。
信号如果在传输线上来回反射，就会产生振铃和环绕振荡。
（3）串扰。
由于PCB 板上的任何两个器件或导线之间都存在互感和互容，当一个器件或导线上的信号发生变化时，其变化会通过互感和互容影响其它器件或导线。
串扰的强度取决于器件及导线的几何尺寸和相互距离。
（4）同步切换噪声(SSN)。
当PCB 板上的众多数字信号同步进行切换时(如CPU 的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声。
在地线上还会出现地平面反弹噪声(简称地弹)。
SSN 和地弹的强度取决于集成电路的IO 特性、PCB 板电源层和地平面层的阻抗以及高速器件在PCB 板上的布局和布线方式。
（5）电磁干扰（EMI）。
分为传导干扰和辐射干扰两种。
传导干扰是指通过导电介质把一个网络上的信号耦合到另一个网络。
辐射干扰是指干扰源通过空间把其信号耦合到另一个网络。
在高速PCB 及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其它系统或本系统内其它子系统的正常工作。
信号完整性发展方向
随着电子技术发展和集成电路技术的不断进步，数字系统的时钟速率越来越高，信号边缘速率越来越快，PCB 系统已不再像以往设计中仅仅只是支撑电子元器件的平台，而变成了一个高性能的系统结构。
信号频率高于100MHZ 的电子系统设计极为普遍，从电气性能的角度看，在当今的高速世界里，器件封装、印刷电路板(PCB)的线迹互连和板层特性对于信号不再是畅通和透明。
如今的高速PCB设计从单一的信号完整性设计转变为包括信号完整性设计(SI)，电源完整性设计（PI）和电磁兼容设计(EMC)的三者的协同设计。
与低速情况下的数字设计相比，高速数字电路设计着重强调了无源电路元件的特性，这些无源元件可能包括那些组成一个数字产品的连线、电路板、IC 封装等。
当速度提高时，它们会直接影响电气特性。
高速数字电路设计研究无源元件对信号传播的影响(振荡和反射)、信号间的相互作用(串扰)以及和外界的相互作用(电磁干扰)。
四种电抗类型
高速数字电路与低速数字电路元件区别主要体现在四个概念，它们是
电容、电感、互容和互感。
这四个概念是描述和理解数字电路元件在高速电路中的特性的基础。
在高速数字电路中通常使用阶跃响应来研究电容和电感。
通过观察阶跃响应并运用以下三个经验法则，可描述出被测设备的特征：
（1）电阻器显示的是一个平坦的阶跃响应，在计时起点，输出电压上升到一个固定值并保持不变；
（2）电容器显示的是一个上升的阶跃响应，在计时起点，阶跃响应从零开始，但随后上升为一个满幅值的输出；
（3）电感器显示的是一个下降的阶跃响应，在计时起点，输出立即升至满幅值，随后逐渐衰减到零。
阻抗是描述互连线的所有重要特性的关键术语，知道了阻抗和传播时延也就知道了它几乎所有的特性。
阻抗是解决信号完整性问题所使用方法的核心。