Xilinx_FPGA选型速查表
关于FPGA选型的相关说明
关于FPGA选型的相关说明一、获取芯片资料要做芯片的选型，首先就是要对有可能要面对的芯片有整体的了解，也就是说要尽可能多的先获取芯片的资料。
主流FPGA有4个生产厂家，Altera、Xilinx、Lattice和Actel。
获取资料最便捷的途径就是这些生产厂家的官方网站，一般情况下，官方网站都会按照产品系列或应用场合列出所有的产品，直观的告诉你某个系列产品的应用场合。
比如在Altera的网站，就会明确标明它的三大类的FPGA 产品，高端的Stratix系列，中端的Arria系列和低成本的Cyclone系列。
许多公司网站上还提供评估工具，经常逛一逛这些厂家的官方网站，看一些概述类的文档，当对各FPGA厂家的产品系列有比较广泛的了解以后，选型就不会成为太大的问题。
确定要做的方向之前，如果能够找到类似的产品，可以研究下这些产品所采用的方案，如果找不到，可以通过检索知网等数据库，也可以看看其他人做类似的方向所采用的方案，这也是非常好的一个参考，需要注意的是很多学术研究型的方案并不是经过产品验证的，有些方案还是比较滞后的，总之需要做一个综合的评估。
二、厂家的选择如上所述，生产FPGA厂家主要有Altera、Xilinx、Lattice和Actel。
要满足项目特殊的需求。
比如说你要选择4mm*4mm封装的小体积同时又不需要配置芯片的FPGA，那么可能Actel就是你唯一的选择。
如果你需要一个带ADC的FPGA芯片，那么可能你只能选择Xilinx和Actel的某些带ADC的FPGA。
每个厂家的产品都有各自的特色和适用领域。
选择厂家要综合考虑后面几个因素。
1、看供货，好的供货渠道对于产品的量产会有比较好的保证，如果没有特殊渠道还是选择那些比较好买并且广泛使用的型号。
2、看价格，较低的价格会有效的提高产品的竞争力。
3、看该芯片的成熟度，是不是有较好的开发软件平台，是不是有较好的技术支持，是不是有大批量的应用，是否可以比较容易的获取到资源等等。
fpga资源评估与选型
fpga资源评估与选型
FPGA（Field-ProgrammableGateArray）是一种高度可编程且可重构的硬件芯片，可以用于实现各种复杂的数字电路。
FPGA引入了可编程性的概念，使硬件设计更加灵活、高效。
在FPGA设计过程中，资源评估和选型是非常重要的环节。
资源评估是指根据设计需求，评估所需的FPGA资源，包括片上存储器、LUT（Look-Up Table）等。
在评估时需要考虑以下因素：首先，需要确定设计的复杂度以及所需的资源；其次，需要考虑FPGA 的速度、功耗以及可编程性等因素。
在选型过程中，需要考虑到FPGA的规格、性能、价格等因素。
首先，需要了解FPGA的规格，包括芯片大小、引脚数、逻辑单元数量等。
其次，需要考虑FPGA的性能，例如时钟速度、功耗、温度等因素。
最后，需要考虑FPGA的价格，这是每个设计师都必须考虑的因素之一。
为了选择适合自己的FPGA芯片，设计师可以通过以下渠道了解相关信息：首先，可以查阅FPGA厂商的官方网站了解产品信息；其次，可以参考各种技术论坛、电子书籍、设计手册等资料，以获取更全面、深入的了解。
在实际选型过程中，设计师还需要考虑到FPGA的开发环境，包括开发软件、编程语言、板子等。
此外，设计师还需要仔细评估FPGA 的可靠性、稳定性以及后续技术支持等因素。
总之，FPGA资源评估和选型是一项非常重要的任务，需要设计
师充分了解自己的设计需求和FPGA的规格、性能、价格等因素，以选择最适合自己的芯片。
通过认真评估和选型，设计师可以实现高效、可靠的FPGA设计，提高设计效率和质量。
Xilinx-Virtex-7 FPGAVC707 评估方案
Xilinx:Virtex-7 FPGAVC707 评估方案Xilinx公司的7系列FPGA产品包括Artix™-7系列, Kintex™-7系列和Virtex®-7系列,具有低成本,小尺寸,高性价比和大容量以及超高端连接带宽,逻辑功能和信号处理能力等特性,适合要求最严格的高性能应用.本文介绍了Xilinx 7系列FPGA主要特性,7系列三种FPGA性能比较表,以及Virtex-7 FPGA主要特性, Virtex-7 FPGA评估板VC707主要特性, 方框图,电路图和材料清单.Xilinx® 7 series FPGAs comprise three new FPGA families that address the complete range of system requirements, ranging from low cost, small form factor, cost-sensitive, high-volume applications to ultra high-end connectivity bandwidth, logic capacity, and signal processing capability for the most demanding high-performance applications. The 7 series devices are the programmable silicon foundation for Targeted Design Platforms that enable designers to focus on innovation from the outset of their development cycle. The 7 series FPGAs include:• Artix™-7 Family: Optimized for lowest cost and power with small form-factor packaging for the highest volume applications.• Kintex™-7 Family: Optimized for best price-performance with a 2X improvement compared to previous generation, enabling a new class of FPGAs.• Virtex®-7 Family: Optimized for highest system performance and capacity with a 2X improvement in system performance. Highest capability devices enabled by stacked silicon interconnect (SSI) technology.Built on a state-of-the-art, high-performance, low-power (HPL), 28 nm, high-k metal gate (HKMG) process technology, 7 series FPGAs enable an unparalleled increase in system performance with 2.9 Tb/s of I/O bandwidth, 2 million logic cell capacity, and 5.3 TMAC/s DSP, while consuming 50% less power than previous generation devices to offer a fully programmable alternative to ASSPs and ASICs. All 7 series devices share a scalable, optimized fourth-generation Advanced Silicon Modular Block (ASMBL™) column-based architecture that reduces system development and deployment time with simplified design portability.Xilinx 7系列FPGA主要特性:• Advanced high-performance FPGA logic based on real 6-input lookup table (LUT) technology configurable as distributed memory.• 36 Kb dual-port block RAM with built-in FIFO logic for on-chip data buffering.• High-performance SelectIO™ technology with support for DDR3 interfaces up to 1,866 Mb/s.• High-speed serial connectivity with built-in multi-gigabit transceivers from 600 Mb/s to maximum rates of 6.6 Gb/s up to 28.05 Gb/s, offering a special low-power mode, optimized for chip-to-chip interfaces.• A user configurable analog interface (XADC), incorporating dual 12-bit 1MSPS analog-to-digital converters with on-chip thermal and supply sensors.• DSP slices with 25 x 18 multiplier, 48-bit accumulator, and pre-adder for high performance filtering, including optimized symmetric coefficient filtering.• Powerful clock management tiles (CMT), combining phase-locked loop (PLL) and mixed-mode clock manager (MMCM) blocks for high precision and low jitter.• Integrated block for PCI Express® (PCIe), for up to x8 Gen3 Endpoint and Root Port designs.• Wide variety of configuration options, including support for commodity memories, 256-bit AES encryption with HMAC/SHA-256 authentication, and built-in SEU detection and correction.• Low-cost, wire-bond, lidless flip-chip, and high signal integrity flipchip packagingoffering easy migration between family members in the same package. All packages available in Pb-free and selected packages in Pb option.• Designed for high performance and lowest power with 28 nm, HKMG, HPL process, 1.0V core voltage process technology and 0.9V core voltage option for even lower power.7系列比较表:Virtex®-7 FPGAs are available in -3, -2, -1, and -2L speed grades, with -3 having the highest performance. The -2L devices can operate at either of two VCCINT voltages, 0.9V and 1.0V and are screened for lower maximum static power.When operated at VCCINT = 1.0V, the speed specification of a -2L device is the same as the -2 speed grade. When operated at VCCINT = 0.9V, the -2L performance and static and dynamic power is reduced. The -2G speed grade is available in devices utilizing Stacked Silicon Interconnect Technology. The -2G speed grade supports 12.5 Gb/s GTX,13.1 Gb/s GTH, and 28.05 Gb/s GTZ transceivers as well as the standard -2 speed grade specifications.Virtex-7 FPGA DC and AC characteristics are specified for commercial, extended, and industrial temperature ranges.Except the operating temperature range or unless otherwise noted, all the DC and AC electrical parameters are the same for a particular speed grade (that is, the timing characteristics of a -1 speed grade industrial device are the same as for a -1 speed grade commercial device). However, only selected speed grades and/or devices are available ineach temperature range.All supply voltage and junction temperature specifications are representative of worst-case conditions. The parameters included are common to popular designs and typical applications.Virtex-7 FPGA主要特性:Virtex-7 FPGA评估板VC707The VC707 evaluation board for the Virtex®-7 FPGA provides a hardware environment for developing and evaluating designs targeting the Virtex-7 XC7VX485T-2FFG1761C FPGA. The VC707 board provides features common to many embedded processing systems, including a DDR3 SODIMM memory, an 8-lane PCI Express® interface, a tri-mode Ethernet PHY, general purpose I/O, and two UART interfaces. Other features can be added by using mezzanine cards attached to either of two VITA-57 FPGA mezzanine connectors (FMC) provided on the board. Two high pin count (HPC) FMCs are provided.评估板VC707主要特性:•Virtex-7 XC7VX485T-2FFG1761C FPGA•1 GB DDR3 memory SODIMM•128 MB Linear BPI Flash memory•USB 2.0 ULPI Transceiver•Secure Digital (SD) connector•USB JTAG via Digilent module•Clock Generation•Fixed 200 MHz LVDS oscillator (differential)•I2C programmable LVDS oscillator (differential)•SMA connectors (differential)•SMA connectors for GTX transceiver clocking•GTX transceivers•FMC1 HPC connector (eight GTX transceivers)•FMC2 HPC connector (eight GTX transceiver)•SMA connectors (one pair each for TX, RX and REFCLK)•PCI Express (eight lanes)•Small form-factor pluggable plus (SFP+) connector•Ethernet PHY SGMII interface (RJ-45 connector)•PCI Express endpoint connectivity•Gen1 8-lane (x8)•Gen2 8-lane (x8)•SFP+ Connector•10/100/1000 tri-speed Ethernet PHY•USB-to-UART bridge•HDMI codec•I2C bus•I2C MUX•I2C EEPROM (1 KB)•USER I2C programmable LVDS oscillator•DDR3 SODIMM socket•HDMI codec•FMC1 HPC connector•FMC2 HPC connector•SFP+ connector•I2C programmable jitter-attenuating precision clock multiplier•Status LEDs•Ethernetstatus•Power good•FPGA INIT•FPGA DONE•User I/O•USER LEDs (eight GPIO)•User pushbuttons (five directional)•CPU reset pushbutton•User DIP switch (8-pole GPIO)•User SMA GPIO connectors (one pair)•LCD character display (16 characters x 2 lines)•• Switches•Power on/off slide switch•Configuration mode DIP switch•VITA 57.1 FMC1 HPC Connector•VITA 57.1 FMC2 HPC Connector•Power management•PMBus voltage and current monitoring via TI power controller•XADC header•Configuration options•Linear BPI Flash memory•USB JTAG configuration port•Platform cable header JTAG configuration port图1.评估板VC707方框图图2.评估板VC707外形图和元件分布图评估板VC707元件分布表:VC707评估板电路图见:/webreg/clickthrough.do?cid=181656&license=RefDesLicense&filename=vc7 07_Schematic_xtp135_rev1_0.pdfVC707评估板材料清单见:/webreg/clickthrough.do?cid=181642&license=RefDesLicense&filename=vc7 07_BOM_rdf0154_rev1_0.zip详情请见:/support/documentation/data_sheets/ds183_Virtex_7_Data_Sheet.pdf和/support/documentation/boards_and_kits/ug885_VC707_Eval_Bd.pdf。
赛灵思(Xilinx)FPGA用户约束文件的分类和语法说明
赛灵思（Xilinx）FPGA用户约束文件的分类和语法说明FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。
3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF 文件。
UCF文件是ASC 2码文件，描述了逻辑设计的约束，可以用文本编辑器和Xilinx约束文件编辑器进行编辑。
NCF约束文件的语法和UCF文件相同，二者的区别在于：UCF文件由用户输入，NCF文件由综合工具自动生成，当二者发生冲突时，以UCF文件为准，这是因为UCF的优先级最高。
PCF文件可以分为两个部分：一部分是映射产生的物理约束，另一部分是用户输入的约束，同样用户约束输入的优先级最高。
一般情况下，用户约束都应在UCF文件中完成，不建议直接修改NCF文件和PCF文件。
约束文件的后缀是.ucf，所以一般也被称为UCF文件。
创建约束文件有两种方法，一种是通过新建方式，另一种则是利用过程管理器来完成。
第一种方法：新建一个源文件，在代码类型中选取ImplementaTIon Constrains File，在File Name中输入约束文件的名称。
单击Next按键进入模块选择对话框，选择要约束的模块，然后单击Next进入下一页，再单击Finish按键完成约束文件的创建。
第二种方法：在工程管理区中，将Source for设置为Synthesis/ImplementaTIon。
Constrains Editor是一个专用的约束文件编辑器，双击过程管理区中User Constrains下的Create TIming Constrains就可以打开Constrains Editor。
需要注意的是，UCF文件是大小敏感的，端口名称必须和源代码中的名字一致，且端口名字不能和关键字一样。
xilinxFPGA选型
XC6SLX4 600 3,840 4,800 75 12 216 2 132 66 8 — 0 — -1L, -2, -3 -1L, -2, -3 2.7
XC6SLX9 1,430 9,152 11,440 90 32 576 2 200 100 16 — 2 — -1L, -2, -3, -3N -1L, -2, -3, -3N 2.7
Maximum User I/O: SelectIO™ Interface Pins (GTP Transceivers)(6)
Chip Scale Packages (CPG): Pb-free, wire-bond, chipng) 8 x 8 mm 106 106 106
TQFP Packages (TQG): Pb-free, thin QFP (0.5 mm lead spacing) TQG144(7) 20 x 20 mm 102 102
Chip Scale Packages (CSG): Pb-free, wire-bond, chip scale BGA (0.8 mm ball spacing) CSG225(8) CSG324 CSG484(9) 13 x 13 mm 15 x 15 mm 19 x 19 mm 132 160 200 160 232 226 218 320 328 338 338 190 (2) 190 (4) 296 (4) 292 (4) 296 (4) 296 (4)
XC7A200T 215,360 33,650 269,200 2,888 365 13,140 10 500 240 740 1 1 1 16 -1, -2 -2L, -3 -1, -2
Dimensions (mm) 10 x 10 15 x 15 15 x 15 17 x 17 19 x 19 23 x 23 23 x 23 27 x 27 27 x 27 35 x 35 250 (4) 106 (2) 210 (0) 150 (4) 170 (0)
关于基于Xilinx FPGA 的高速Viterbi回溯译码器的性能分析和应用介绍
关于基于Xi1inXFPGA的高速Viterbi回溯译码器的性能分析和应用介绍新一代移动通信系统目前主要采用多载波传输技术，基带传输速率较3G有很大提高，一般要求业务速率能达到30Mb/s以上。
约束长度卷积码以及Viterbi 译码器由于其性能和实现的优点，在新一代通信系统中仍然占有一席之地。
这就要求进一步提高Viterbi译码器的译码速率，同时优化Viterbi设计以减少由速率提高和约束长度的增加带来的硬件实现复杂度。
1Viterbi译码器基本结构Viterbi译码器主要由分支度量计算(BMU),度量累积存贮(PathMetric),度量比较判断(ACS)以及回溯译码(TraceBack)4个模块组成[1],如图1所示。
本文优化主要针对约束长度为9的1/2卷积码，生成多项式为561(oct),753(oct)。
BMU(BranchMetricUnit)模块计算接收的2个软信息与4种可能的编码输出的欧式距离，作为分支度量送入ACS模块。
ACS(Add_Compare_Se1ect)模块根据编码方式和状态转移将分支度量和256状态的度量分别进行累积相加，得到进入下一时刻的新度量，然后比较到达下一时刻同一状态的2种度量大小，选择小的度量，同时生成各状态的幸存比特输出。
TraceBack回溯模块由ACS生成的当前时刻的判决比特回溯1个时刻(1为回溯深度)，得到1时刻前的状态和译码输出。
图1VitCrbi译码器的组成结上；—：2Xi1inxVirtexII的结构和功能VirtexII是Xi1inx公司的高性能系列FPGA o最高规模能达到8000000门,内部时钟高达400MHz0存贮单元具有高达到3M容量的真正双端口B1OCkRamo 运算单元中包括最多168b 的专用乘法器。
VirtexII 中的可配置单元为C1B(Configurab1e1og ic B1occks)。
C1B 中的资源可以灵活配置成多种结构。
xilinx和 ALTERA系列芯片
芯片了解：一、Xilinx 的主流FPGA 分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Spartan 系列；还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如Virtex 系列，用户可以根据自己实际应用要求进行选择。
在性能可以满足的情况下，优先选择低成本器件。
1.spartan —3 Spartan-3系列FPGA【15】是为那些需要大容量、低价格电子应用的用户而设计的。
该系统的8种FPGA密度从5万到500万门。
Spartan-3系列是在Spartan-IIE 成功的基础上通过增加逻辑资源、增加内部RAM容量、增加I/O 引脚数量、增加时钟管理功能以及增加总体性能来实现的，很多增强的功能都来自于Virtex-II 技术。
这些结合了先进处理技术的改进，使得Spartan-3的性价比超出以前所能达到的水平。
也为可编程逻辑器件提供了新的标准。
由于异常的低价，Spartan-3可广泛地应用于各种电子设计，包括军工航天、宽带接入、家庭网络、投影电视、数字电视。
Spartan-3还是替代ASIC 的更佳选择。
不同于通常的ASIC ，FPGA 减少了初期成本并缩短了开发周期。
同时，FPGA 的可编程性也使得它能在不需要考虑硬件更改的情况下进行设计升级，这是ASIC 不能做到的。
Spartan-3系列FPGA 产品的主要技术参数指标如表2.1所示。
表2.1 Spartan-3系列FPGA 技术参数Spartan-3系列FPGA 结构包括5个基本的可编程功能单元：（1）可配置逻辑块（CLB ）。
该模块包括基于RAM 的查找表(LUT)。
除了作为存储器外，CLB 还能通过编程实现很多的逻辑功能。
（2）输入/输出模块（IOB ）。
该模块控制I/O 引脚和内部逻辑单元之间的数据流动，每一个IOB 支持双向三态的数据流动，支持23种差分信号标准（其中有6种高性能差分标准）。
xilinx luts和gate count换算
xilinx luts和gate count换算一、概述XilinxLUT和门数换算是一个重要的概念，用于理解XilinxFPGA 设计中的资源和性能。
本文档将详细介绍LUT和门数的含义、换算方法以及如何在实际设计中考虑这些因素。
二、LUT介绍LUT，即Look-Up Table（查找表），是一种常用的硬件实现技术，用于实现数字逻辑电路中的比较、映射和缓存功能。
LUT在Xilinx FPGA设计中非常重要，因为它允许设计者使用表格形式的数据存储来实现更复杂的逻辑功能，从而减少了逻辑综合所需的门数。
三、门数介绍门数是FPGA设计中的一个重要指标，用于衡量设计的复杂度和资源消耗。
在Xilinx FPGA中，门数通常是指可编程逻辑单元的数量，如触发器、乘法器等。
这些逻辑单元共同构成了FPGA的基本构建块，也是设计者必须考虑的资源。
四、换算规则LUT和门数的换算规则主要基于设计的功能和所使用的LUT位数。
一般来说，一个32位的LUT等同于大约250门的逻辑电路。
这是因为一个32位的LUT可以存储8位输入的8种可能状态，每个状态需要3个门来映射到输出。
此外，如果使用多个LUT，那么总门数会相应减少。
五、实际应用考虑在Xilinx FPGA设计中，考虑LUT和门数的换算非常重要。
首先，设计者需要了解所设计的功能所需的逻辑资源，并据此选择合适的LUT位数和FPGA型号。
其次，设计者需要权衡LUT和门数的选择，以获得最佳的性能和资源利用率。
最后，设计者需要考虑可扩展性，即设计的可移植性和重构性。
六、优化技巧为了优化LUT和门数的使用，设计者可以采取以下技巧：1. 尽可能使用固定LUT代替可变LUT，因为固定LUT的门数更少，而且可以减少时序约束问题。
2. 优化逻辑功能，使其更简单、更常见，以便使用已有的LUT或IP库。
3. 在设计中合理分配LUT和门数的比例，以充分利用FPGA的资源。
4. 合理布局和布线设计，以最大限度地减少资源浪费和性能损失。