高速差分微带与过孔结构的全波及电路分析和研究
基于ATE的高速DAC射频参数SFDR测试技术优化
现代电子技术Modern Electronics TechniqueJan. 2024Vol. 47 No. 22024年1月15日第47卷第2期0 引 言数模转换器（Digital to Analog Converter, DAC ）是一种将输入的数字信号按照一定的规则转换成相应的模拟信号的电路，广泛应用于计算机、数字通信、自动控制、数字信号处理和多媒体等领域[1‐3]。
DAC 属于数模混合电路，相较于单纯的数字电路或模拟电路，测试条件更为复杂，测试难度更加突出。
对DAC 电路进行测试，既需要应对高速变化的数字信号，又需要采集高质量的模拟信息，测试所需信号的稳定性、精确度及抗干扰能力远高于单纯的数字或模拟电路[4‐5]。
测试所用的集成电路自动测试设备（ATE ）是一款可扩展型平台，融合了数字测试、模拟测试和射频测试等资源，能够满足高速DAC 测试的需求[6‐7]。
本文以一款高速数模转换器电路DACXX 为测试对象，介绍了DAC 电路的工作原理和测试方法；然后通过优化DAC 数据码、改进ATE 测试板卡PCB 等方法，优化了测试指标，使得SFDR 等高频DAC 动态类参数指标接近或达到实装测试值，从而提高ATE 机台上测试高速DAC 射频参数的可靠性。
1 电路介绍DACXX 是一款低功耗、高动态范围的四通道16位数模转换器（DAC ），采样率高达1.25 GSPS 。
如图1所DOI ：10.16652/j.issn.1004‐373x.2024.02.004引用格式：沈锺杰，张一圣，孔锐，等.基于ATE 的高速DAC 射频参数SFDR 测试技术优化[J].现代电子技术，2024，47（2）：16‐20.基于ATE 的高速DAC 射频参数SFDR 测试技术优化沈锺杰， 张一圣， 孔 锐， 王建超（中国电子科技集团公司 第五十八研究所， 江苏 无锡 214035）摘 要： 利用集成电路自动测试设备（ATE ）测试高速DAC 射频参数时，由于ATE 测试板PCB 走线较长、损耗较大以及机台提供的信号抖动比实装大等原因，导致ATE 上高速DAC 射频参数测试指标低于实装测试值。
高速电路设计中,走线的等长、关键信号的阻抗控制、差分走线的设置 -- infohunter...(转载)
摘要：本文首先简述了高性能ARM9微处理器EP9315集成的外设接口及硬件结构框架，提出了当前高速电路设计中的问题；然后，详细介绍了利用Allegro实现嵌入式系统中SDRAM和IDE总线接口的电路设计；最后以Cirrus Logic公司的CS8952为例，阐述了物理层接口芯片的布线准则及其在Allegro中的实现。
关键词：嵌入式系统； Allegro；等长；差分对；阻抗控制引言随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率达到100 MHZ以上,传统的电路设计方法和软件已无法满足高速电路设计的要求。
在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。
笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作，以ARM9微处理器EP9315为核心的嵌入式系统完成工程检测仪的开发。
其中在该嵌入式系统硬件电路设计中的SDRAM和IDE等长走线、关键信号的阻抗控制和差分走线是本文的重点,同时以cirrus logic公司的网络物理层接口芯片cs8952为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电路设计提供了一种可借鉴的方法。
2 硬件平台2.1 主要芯片本设计采用的嵌入式微处理器是Cirrus Logic公司2004年7月推出的EP93XX系列中的高端产品EP9315。
该微处理器是高度集成的片上系统处理器，拥有200兆赫工作频率的ARM920T内核，它具有ARM920T内核所有的优异性能,其中丰富的集成外设接口包括PCMCIA、接口图形加速器、可接两组设备的EIDE、1/10/100Mbps以太网MAC、3个2.0全速HOST USB、专用SDRAM通道的LCD接口、触摸屏接口、SPI串行外设接口、AC97接口、6通道I2S接口和8*8键盘扫描接口，并且支持4组32位SDRAM的无缝连接等。
主芯片丰富的外设接口大大简化了系统硬件电路，除了网络控制部分配合使用Cirrus Logic 公司的100Base-X/10Base-T物理层（PHY）接口芯片CS8952外，其他功能模块无需增加额外的控制芯片。
SATA高速差分信号设计规则
PCB设计挑战和建议作为PC、服务器和消费电子产品中重要的硬盘驱动器接口，串行ATA(SATA)发展迅猛并日益盛行。
随着基于磁盘的存储在所有电子市场领域中变得越来越重要，系统设计工程师需要知道采用第一代SATA(1.5Gbps)和第二代SATA(3.0Gbps)协议的产品设计中的独特挑战。
此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更强，而不仅仅是简单地代替并行ATA。
充分利用这些新特性并克服设计中存在的障碍，对成功推出采用SATA接口的产品非常关键。
日趋复杂的PCB布局布线设计对保证高速信号(如SATA)的正常工作至关重要。
由于第一代和第二代SATA的速度分别高达1.5Gbps和3.0Gbps，因此铜箔蚀刻线布局的微小改动都会对电路性能造成很大的影响。
SATA信号的上升时间约为100ps，如此快的上升时间，再加上有限的电信号传输速度，所以即使很短的走线也必须当成传输线来对待，因为这些走线上有很大部分的上升(或下降)电压。
高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。
为保证采用FR4 PCB板的SATA设计正常工作，必须遵守下面列出的FR4 PCB布局布线规则。
这些规则可分为两大类：设计使用差分信号和避免阻抗不匹配。
高速差分信号设计规则包括：1.SATA是高速差分信号，一个SATA连接包含一个发送信号对和一个接收信号对，这些差分信号的走线长度差别应小于5mil。
使差分对的走线长度保持一致非常重要，不匹配的走线长度会减小信令之间的差值，增加误码率，而且还会产生共模噪声，从而增加EMI辐射。
差分信号线对应该在电路板表层并排走线(微带线)，如果差分信号线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致。
2.差分信号线对的走线不能太靠近，建议走线间距是走线相对于参考平面高度的6至10倍(最好是10倍)。
3.为减少EMI，差分对的走线间距不要超过150mil。
差分对：与过孔有关的四件事
差分对：与过孔有关的四件事在一个高速印刷电路板(P C B)中，通孔在降低信号完整性性能方面一直饱受诟病。
然而，过孔的使用是不可避免的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。
在这篇博客中，我将讨论以下内容：1.过孔的基本元件2.过孔的电气属性3.一个构建透明过孔的方法4.差分过孔结构的测试结果1.过孔结构的基础知识让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔连接不同层上的传输线。
过孔残桩是过孔上未使用的部分。
过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图2.过孔元件的电气属性如表格1所示，我们来仔细看一看每个过孔元件的电气属性。
层过孔元件电气属性层1（顶层）过孔焊盘过孔焊盘在焊盘和下方的接地层之间引入寄生电容。
1-2层（过孔）信号过孔过孔是一个电感器。
层2（平面层）隔离盘隔离盘在金属圆柱表面和附近的过孔周围接地层之间产生边缘电容。
2-3层（过孔）信号过孔电感。
层3（信号）过孔焊盘焊盘与其上下的接地层之间的寄生电容。
3-4层（过孔）过孔残桩过孔的未使用部分形成电容短截线效应。
层4（平面层）隔离盘电容。
4-5层（过孔）过孔残桩过孔的未使用部分形成电容短截线效应。
层5（底层）过孔焊盘电容。
表1：图1中显示的过孔元件的电气属性一个简单过孔是一系列的π型网络，它由两个相邻层内构成的电容-电感-电容(C-L-C)元件组成。
表格2显示的是过孔尺寸的影响。
相关尺寸电气属性对电容阻抗(Z o)的影响过孔焊盘小焊盘直径C↓Z o↑过孔大小小孔直径L↑Z o↑隔离盘大隔离盘直径C↓Z o↑过孔长度更长的过孔长度L↑Z o↑电源/接地层更多平面层C↑Z o↓过孔残桩更长的过孔残桩C↑Z o↓过孔间距更小的过孔间距C↑Z o↓表2：过孔尺寸的直观影响通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特别的影响。
基于SIwave和Designer的差分过孔仿真分析
基于SIwave和Designer的差分过孔仿真分析
麻勤勤;石和荣;孟宏峰
【期刊名称】《电子测量技术》
【年(卷),期】2016(0)1
【摘要】随着信号频率和PCB布线密度的不断提高,PCB中的过孔结构对信号完整性的影响愈加凸显。
过孔设计的合理性会极大地影响PCB上信号的传输质量。
本文基于SIwave和Designer仿真软件,建立了用于差分过孔分析的PCB结构模型,针对不同的孔径、焊盘尺寸、反焊盘尺寸、过孔长度以及是否具有残桩、非功能焊盘的情况,分别提取了频域S参数,并仿真得到了相应的时域TDR波形,较为全面地分析了过孔结构参数对传输信号的影响,给出了PCB过孔设计的建议。
通过实际PCB中差分线上过孔的分析,验证了过孔设计建议的合理性。
【总页数】6页(P40-44)
【关键词】差分过孔;高速PCB;信号完整性;S参数;TDR
【作者】麻勤勤;石和荣;孟宏峰
【作者单位】南京电子技术研究所
【正文语种】中文
【中图分类】TP391.9
【相关文献】
1.差分过孔的高频特性仿真分析 [J], 赵玲宝;陈清华
2.基于Siwave与ADS的高频仿真 [J], 刘肃;闫胜刚;王永
3.基于SIwave的计算机主板EMC仿真与优化 [J], 陈嘉祥;赵慧斌;龚骁敏
4.高速差分过孔的仿真分析 [J], 张格子;金丽花
5.基于ANSYS SIwave的PCB仿真优化 [J], 焦瀚霖
因版权原因，仅展示原文概要，查看原文内容请购买。
差分对与PCB过孔的关系
差分对：你需要了解的与过孔有关的四件事在一个高速印刷电路板（PCB）中，通孔在降低信号完整性性能方面一直饱受诟病。
然而，过孔的使用是不可避免的。
在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。
内层的电磁辐射和对与对之间的串扰较低。
必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。
1. 过孔结构的基础知识让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。
图1是显示过孔结构的3D图。
有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。
信号过孔连接不同层上的传输线。
过孔残桩是过孔上未使用的部分。
过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。
隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路。
图1：单个过孔的3D图2. 过孔元件的电气属性如表格1所示，我们来仔细看一看每个过孔元件的电气属性。
表1：图1中显示的过孔元件的电气属性一个简单过孔是一系列的π型网络，它由两个相邻层内构成的电容-电感-电容（C-L-C）元件组成。
表格2显示的是过孔尺寸的影响。
表2：过孔尺寸的直观影响通过平衡电感与寄生电容的大小，可以设计出与传输线具有相同特性阻抗的过孔，从而变得不会对电路板运行产生特别的影响。
还没有简单的公式可以在过孔尺寸与C和L元件之间进行转换。
3D电磁（EM）场解算程序可以根据PCB布局布线中使用的尺寸来预测结构阻抗。
通过重复调整结构尺寸和运行3D仿真，可优化过孔尺寸，来实现所需阻抗和带宽要求。
3. 设计一个透明的差分过孔我们曾在之前的帖子中讨论过，在实现差分对时，线路A与线路B之间必须高度对称。
这些对在同一层内走线，如果需要一个过孔，必须在两条线路的临近位置上打孔。
由于差分对的两个过孔距离很近，两个过孔共用的一个椭圆形隔离盘能够减少寄生电容，而不是使用两个单独的隔离盘。
５６Ｇ高速背板连接器结构设计与分析
第６期２０２１年１２月机电元件ＥＬＥＣＴＲＯＭＥＣＨＡＮＩＣＡＬＣＯＭＰＯＮＥＮＴＳＶｏｌ ４１Ｎｏ ６Ｄｅｃ ２０２１收稿日期：２０２１－０９－０５５６Ｇ高速背板连接器结构设计与分析曹永泉，王 勇，陈群强，木青峰（贵州航天电器股份有限公司，贵州贵阳，５５０００９） 摘要：本文介绍了目前国外传输速率５６Ｇｂｐｓ的高速背板连接器情况，对５６Ｇ高速背板连接器设计方面需要考虑的关键点进行分析，主要包括连接器设计、零件工艺设计和ＰＣＢ开孔设计，最后根据设计要点进行了产品实物开发和测试验证，测试结果满足指标要求，证明设计的合理性，同时为后续同类高速背板连接器的开发提供参考和借鉴。
关键词：连接器；设计Ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１０００－６１３３．２０２１．０６．００２中图分类号：ＴＮ７８４ 文献标识码：Ａ 文章编号：１０００－６１３３（２０２１）０６－０００６－０５ＴｈｅＳｔｒｕｃｔｕｒｅＤｅｓｉｇｎａｎｄＡｎａｌｙｓｉｓｏｆ５６ＧＨｉｇｈ－ｓｐｅｅｄＢａｃｋｐｌａｎｅＣｏｎｎｅｃｔｏｒＣＡＯＹｏｎｇ－ｑｕａｎ，ＷＡＮＧＹｏｎｇ，ＣＨＥＮＱｕｎ－ｑｉａｎｇ，ＭＵｑｉｎｇ－ｆｅｎｇＡｂｓｔｒａｃｔ：Ｆｉｒｓｔｌｙ，ｔｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓｔｈｅｃｕｒｒｅｎｔｓｉｔｕａｔｉｏｎｏｆ５６Ｇｈｉｇｈｓｐｅｅｄｂａｃｋｐｌａｎｅｃｏｎｎｅｃｔｏｒｗｉｔｈａｆｏｒ ｅｉｇｎｓｐａｃｅ．Ｓｅｃｏｎｄｌｙ，ｔｈｅｋｅｙｐｏｉｎｔｓｉｎｔｈｅｄｅｓｉｇｎｐｒｏｃｅｓｓａｒｅｐｏｉｎｔｅｄｏｕｔ，ｔｈｅｙｉｎｃｌｕｄｅｃｏｎｎｅｃｔｏｒｄｅｓｉｇｎ，ｐａｒｔｓｄｅｓｉｇｎａｎｄＰＣＢｄｅｓｉｇｎ．Ｆｉｎａｌｌｙ，ｏｎｅｋｉｎｄｏｆ５６Ｇｈｉｇｈ－ｓｐｅｅｄｂａｃｋｐｌａｎｅｃｏｎｎｅｃｔｏｒｉｓｄｅｖｅｌｏｐｅｄａｃｃｏｒｄｉｎｇｔｏｔｈｅｓｅｄｅｓｉｇｎｐｏｉｎｔｓ，ｉｔｉｓｐｒｏｖｅｄｒｅａｓｏｎａｂｌｅａｎｄｓａｔｉｓｆｉｅｄｔｈｒｏｕｇｈｔｈｅｅｘｐｅｒｉｍｅｎｔｔｅｓｔｒｅｓｕｌｔｓ，ａｔｔｈｅｓａｍｅｔｉｍｅ，ｉｔｐｒｏｖｉｄｅｓａｒｅｆｅｒｅｎｃｅｆｏｒｓｕｂｓｅｑｕｅｎｔｄｅｖｅｌｏｐｍｅｎｔｏｆｄｏｍｅｓｔｉｃｈｉｇｈｓｐｅｅｄｂａｃｋｐｌａｎｅｃｏｎｎｅｃｔｏｒｓ．Ｋｅｙｗｏｒｄｓ：５６Ｇｈｉｇｈ－ｓｐｅｅｄｂａｃｋｐｌａｎｅｃｏｎｎｅｃｔｏｒ，ｄｅｓｉｇｎ１ 引言随着系统升级、数据处理量的快速增长，客户对高速连接器品种需求和性能提升需求越来越旺盛，特别通信设备领域（如骨干和城域网络传输设备、高端核心路由器等）及ＩＴ行业（如服务器、存储、数据中心、高性能计算机等）对高速背板连接器性能要求最高。
差分信号线设计与分析
差分信号线设计与分析1.差分信号线的原理和优缺点差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB 设计中又如何能保证其良好的性能呢1.差分信号线的原理和优缺点差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB 设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。
耦合的越紧密，互相抵消的磁力线就越多。
泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
2.差分信号的一个实例：LVDSLVDS（Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
高速通信电路系统背板过孔影响的研究
高速通信电路系统背板过孔影响的研究摘要针对高速通信链路结构中的背板过孔影响进行研究,分析过孔分支(stub)影响信号传输质量的成因,并利用背钻技术优化过孔的设计,结合背板通信全拓扑结构的仿真找到背板优化设计方案,以为后续的实际背板系统高速信号设计提供指导依据。
关键词过孔分支(stub);背钻;插入损耗;回波损耗随着数字电路速率以及时钟速率的不断提高,在高速系统中,高速信号经过互连线会产生诸如延迟、反射、衰减、串扰、色散等信号完整性问题。
信号完整性问题已经成为高速数字系统设计是否成功的关键问题之一。
在通信领域,由于运营商不断提高业务服务等级,其所要求的业务带宽也越来越大,这就要求设备供应商能够提供更大容量和更可靠的通信设备来满足运营商客户日益增长的需求。
核心路由器、企业级交换机以及存储子系统等模块化机架系统,全都拥有高速背板及多块线路卡,通过增加更多的线路卡以及提高线路卡端口密度,可提高系统性能及容量。
机架式设备因为其在核心网领域所表现出的高容量交换能力和卓越稳定性成为了运营商的首选,并且机架式结构已经成为当前核心网组网布局的标准配置,其核心背板交换能力可以达到3Tbps,如此高的速率运行在系统背板上面势必对背板上面的信号完整性提出了更高的要求,特别是在不连续点,如过孔处,这种极易引起阻抗不连续的因素对高速信号的传输造成极大的威胁,如果处理不当,可能导致严重的SI,PI和EMI问题。
本文就过孔造成的危害以及系统在高速运行环境下过孔的设计进行研究,利用仿真手段找出优化设计方案,以此为高速背板信号的可靠传输提供设计指导。
1在高速运行环境下过孔造成的危害图1L30传输线总长:43inch(30”+6.5”x2) Stub:7.2mil以上是在预研背板上面实际测量得到的信号时域反射指标,即TDR指标。
虽然在同样的传输条件下采用两种不同的连接器(Tyco and Airmax),但总的信号时域传输特性相差并不是很大,在这里主要关注传输路径中的阻抗不连续因素,如图中所示的振荡点,这些振荡点分别是由子卡连接器与子卡PCB、背板连接器和背板PCB的连接过孔造成的,且随着过孔分支(stub)的增加,振荡现象越明显,对信号传输阻抗匹配特性的危害也就越大,即会有额外的共模能量被反射回源端,影响信号的边沿表现。
差分过孔的结构分析与优化
差分过孔的结构分析与优化周子翔【摘要】针对差分过孔引起的阻抗不连续以及过孔残桩引起的信号反射问题,通过过孔反焊盘补偿设计及端接过孔残桩减小了差分过孔及残桩引起的反射,改善了接收信号的质量.通过对比差分过孔优化设计前后的频域传输参数和时域信号眼图,说明了本方法的有效性及实用性.【期刊名称】《电子科技》【年(卷),期】2016(029)006【总页数】4页(P100-102,106)【关键词】差分过孔;残桩;端接阻抗;传输参数【作者】周子翔【作者单位】西安电子科技大学电子工程学院,陕西西安710071【正文语种】中文【中图分类】TN41印刷电路板(PCB)作为互联的主要载体，通常是信号完整性问题的多发区域。
随着电路设计复杂度的提升，单层PCB已无法满足当今的设计需求，多层PCB设计已成为主流趋势，在多层PCB设计中，位于不同布线层的信号线通常用过孔连接。
然而由过孔引起的阻抗不连续及反射严重影响了信号传输质量[2-3]。
在传统的制造工艺中，设计人员通过对差分过孔的残桩进行反钻以减小残桩带来的信号完整性问题[4]。
但该方法的工艺要求及成本较高。
本文在减小信号互联的不连续性的基础上，提出了差分过孔的优化设计，并通过阻抗端接过孔残桩减小其产生的反射。
电磁场全波仿真软件HFSS的仿真结果表明，本文提出的优化设计方法能够有效减小差分过孔及其残桩引起的反射，改善信号传输质量，为多层PCB板的设计提供了参考。
本文建立的差分过孔结构如图1所示，图1(a)为模型的顶视图，左下角为坐标原点，图中坐标的单位均为mil(1 mil=0.025 4)；图1(b)为侧视图，各导体层厚度均为1.38 mil。
其中，走线、焊盘与残桩所用材料均为铜，除此之外的介质层所用材料均为FR4，相对介电常数ε=4。
a层与b层之间定义为信号的发送端Port1，b层与c层之间定义为信号的接收端Port2。
对于结构1，在Port1处加一个幅度为0.5 V、上升边为50 ps的差分阶跃信号，且在发送端做好端接匹配。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｃ ａ ｎ ｌ ｎ ｌ ｄｉｇ ｍ ｉｍ ｓｒｐ ｌｎ ｓａ ｄ ｖａ ｈ ｎ ｅ ，ｉ ｃｕ ｎ ｃ ｔｉ ｉｅ ｎ ｉｓ，ｂ ｓｎ ｈ ｕ ｌｗａ ｅ Ｍ ａ ｗｅｌ ｎ ｍｅ ｃ ｏｖ ｒ ｎ Ｏ ｙ ｕ ｉ ｇ ｔ ｅｆ ｌ－ ｖ ｘ ｌ￣ ｕ ｒ ａ ｓ ｌｅ ，ａ ｄ Ｃ Ｂ－ ｉｌ
Ｈｉ ｈ Ｓ ｅ ｄ Ｄｉ ｅ ｅ ｔａ ｉｒ ｓｒｐ ａ ｄ Ｖｉ ｇ － ｐ ｅ ｆ ｒ ｎ ｉ ｌＭ ｃ ｏ ｔｉ ｎ ａ
Ｙ ｕｈ ａ ， Ａ ｕ — ｅ ｇ ， Ｈ Ｎ Ｙ ｎｃ ａ ＵＪ －ｕ Ｃ Ｏ Ｑ ｎｓ ｎ Ｃ Ｅ ｉ－ｈ ｏ ｈ
（ ．Ｃ ｌ ｇ ｆｒ ａｏ ｃｅｃ ｎ ｅｈ ｏ ｇ ， ａｊ ｇＵ ｉｅ ｉ ｆ ｅｏａｔ ｓ ｎ ｓｏａ ｔｓ １ ｏｌ ｅｏ Ｉ ｏｍ ｔ ｎＳｉ ｅａｄＴ ｃｎ ｌ ｙ Ｎ ｎ ｎ ｎｖｒｔ ｏ Ａ ｒ ｕ ｃ ｄＡ ｔ ｎ ｕｃ ， ｅ ｆｎ ｉ ｎ ｏ ｉ ｓｙ ｎ ｉ ａ ｒ ｉ
第 １ 期 ２１ ０ ０年 ２月
碍谚； 碍雹 舛谬 豫学瓤
Ｊ ｕ ｎ ｌｏ ＡＥＩ ｏ ｒ ａ ｆＣ Ｔ
பைடு நூலகம்
Ｖ０． ｏ １ １５ Ｎ ．
Ｆｅ ｂ． ２ ０ ０１
高速 差分 微 带 与过 孔 结构 的全 波及 电路分 析 和研 究
虞 菊花 曹群 生 Ｙｎ ｈｏＣ ｅ ， ， ｉｃａ ｈｎ
ｐ ｒ ｄ ｔｅ ｓｍｕ ａｅ ｅ ｕｔ ｔ ｈ ｓ ｅ ｕ ｔ ｅ ｖ ｄ ｆｏ ｔ ｉｃ ｉ ｄ ｌ ．Ｉ ｓｆｕ ｄ ｔ ｔｔ ｅ ｆ ｌ— ｖ ａ ｅ ｈ ｉ ｌｔ ｄ ｒ ｓ ｌｓｗｉｈ ｔｏ ｅｒ ｓ ｌｓｄ ｒ ｅ ｒ ｍ ｈｅｃ ｒｕ ｔｍｏ ｅｓ ｔｉ ｏ ｎ ｈａ ｈ ｕｌｗａ ｅ ｉ
（． １ 南京航 空航 天 大学 信 息科 学与技 术 学院 ， 南京 ２０ １ ； １０ ６ ２ 美 国南卡 罗来纳 大学哥伦 比亚校 区 电机 系 ，Ｃ２２８ 美 国） ． Ｓ ９０ ， 摘 要： 首先研 究 了高速信 号 经过 差 分微 带线 与过 孔 电路 的传 输性 能 ， 场 求解 器与传输 线理论 相 将
Ｎ ． ９ Ｙ ｄ ｏＳ． Ｎ ｎｉｇ ２ ０ １ ， ｈｎ ； ０ ２ ｕ ａ ｔ ， ａｊ ， １ ０ ６ Ｃ ｉ ｎ ａ
２ ｅａｔ ｎ ｆ ｌ ｔｃｌ ｎ ｉｅｒ ｇＵ ｉ ｒｉ ｆ ｏｔ ａｏｎ ，ｏｕ ｂａ Ｓ ９ ０ ， Ｓ ．Ｄ ｐｒ ｍｅｔ ｅ ｒ ａ Ｅ ｇ ｅｉ ， ｎｖ ｓｙｏ ＳｕｈＣ ｒ ｉａＣ ｌｍ ｉ， Ｃ２ ２８ Ｕ Ａ） ｏ Ｅ ｃｉ ｎ ｎ ｅ ｔ ｌ
Ａｂ ｔ ａ ｔ：Ｔｈ ｒ ｎ ｍｉｓｏ ｅ ｏ ｍａ ｃ ｆｄ ｆ ｒ ｎ ｉｌｍｉｒ ｓｆｐ ａ ｄ ｖａ ｉ ｔｄｉｄ ，ａ ｒ ｓ ｎ ｅ ｈ ｓｒ ｃ ｅ ｔａ ｓ ｓｉ ｎ ｐ ｒ ｒ ｎ ｅ ｏ ｉｆ ｅ ｔａ ｃｏ ｔ ｎ ｉ ｓ ｓｕ ｅ ｆ ｅ ｉ ｎｄ ｐ ｅ ｅ ｔｄ ｔ ｅ ｃ ｒｅ ｐ ｎ ｉ ｇ ｂ ｓｃ ｃ ｒｕｉ ｍｏ ｅｓｂ ｓ ｄ ｏ ｈ ｏ ｉ ａｉ ｎ ｔ ｅｆｅｄ ｓ ｌｅ ｎ ｒ ｎ ｍｉｓｏ ｈ ｏ ｙ ｏｒ ｓ ｏ ｄ ｎ ａ ｉ ｉｃ ｔ ｄ ｌ ａ ｅ ｎ ｔ ｅｃ ｍｂ ｎ ｔｏ ｈ ｌ ｏｖ ｒａ ｄ ｔａ ｓ ｓｉ ｎ ｔ ｅ ｒ ．Ａｌｏ， ｉ ｓ ｗｅ ｈ ｖ ｅ ｖ ｄ Ｓ－ ａ ａ ｔｒ ｒｍ ｉ ｇｅ ｄ ｆ ｒ ｎｉ ｉ ｙ ｔｍ ｉ ｌｔ ｎ， ｎ ａｃ ｌｔ ｄ ｔ ｅ ｖ ｌ ｅ ｏ ｈ ａ ｅ ｄ ｒ ｅ ｐ ｒｍｅｅｓ ｆｏ ｓｎ ｌ ｉ ｅ ｅ ｔ ｖａ ｓ ｓｅ ｓｍｕ ａｉ ａ ｄ ｃ ｕ ａｅ ｈ ａ ｕ ｆｔ ｅ ｉ ｌ ａ ｏ ｌ ｅ ｕ ｖ ｌ ｎ ｉｃ ｉ ｏ ｏｖｎ ｑ ｉ ａｅ ｔｃｒ ｕ ｔ ｆｓ ｌ ｉｇ￣ｅ ｕ ｎ ｙ ｐ ｉｔ ｈ ｎ ｔ ｉｃ ｉ ｍｏ ｅ ａ ｅ ｆｎ －ｕ ｅ ｑ ｅ ｃ ｏｎ ，ｔ ｅ ｈｅ ｃｒ ｕ ｔ ｄ ｌｃ ｎ ｂ ｅ ｔ ｎ ｄ，ａ ｄ ａｓ ｈ ｃ ｕ ｉ ｎ ｌｏ ｔ ｅ ａ ｃ － ｒ ｔ ｃｒ ｕ ｔ ｉ ｌ ｔ ｎ ｒ ｓ ｌｓ ｙ ｎ ｌｙ ｂ ａｎ ｄ Ｍｅ ｎ ｉｅ，ｗｅ ｓｍｕ ａｅ ｔｅ ｗｈ ｌ ｃ ｍｍｕ ｉａｉ ｎ ａ ｅ ｉｃ ｉ ｍｕ ａ ｉ ｅ ｕ ｔ ａ ｅ ｆ ａｌ ｏ ｔｉ ｅ ． ｓ ｏ ｉ ａ ｗｈ ｌ ｉ ｌｔｄ ｈ ｏｅ ｏ ｎｃ ｔ ｏ
结合 ， 导 出相 应 的 电路基 本模 型 ， 推 并利 用单个 差分过 孔 系统 仿 真所 得 Ｓ参 数 ， 算 出求解频 率 点 计
的等效 电路 值 ， 而微 调 电路 结构 ， 从 最终获得 较精 确的 电路仿 真 结果 ； 同时 ， 用全 波分析 方法对 系 利
统 结构进 行 了实验仿 真 ， 其 结果与 电路 仿 真结 果进 行 比较 ， 将 实验数 据 与 实 际结 果也 非 常吻 合 ， 两
者 达到 了较 高程 度 的统一 。
关键 词 ： 差分微 带线 ； 孔 ； 过 全波仿 真 ； 电路 结 构
中图分 类 号 ：Ｎ ０ Ｔ ７２ 文献标 识码 ： Ａ 文章 编号 ：６ ３５ ９ （ ０ ０ Ｏ －２ －３ １７ －６ ２ ２ １ ） ｌ０ ９０
Ｔｈ ｓ ａ ｃ ａ ｅ Ｒｅ ｅ ｒ ｈ ｎｄ Ａｎａｙ ｉ ｆＦｕｌ． ａ ｅ ａ ｒ ｕ ｔＭ ｏ ｌｆ ｒ ｌｓｓ ｏ １Ｗ ｖ ｎｄ Ｃｉｃ ｉ ｄｅ ｏ