计算机组成原理 习题答案 唐朔飞
综合上述两个存储层次的作用，从整个存储系统来看，就达到 了速度快、容量大、位价低的优化效果。
主存与 CACHE 之间的信息调度功能全部由硬件自动完成。而 主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存 与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使 用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻 辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚 拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调 度或转换操作对于程序员来说都是透明的。 4. 说明存取周期和存取时间的区别。
MQ——Multiplier-Quotient Register，乘商寄存器，乘法 运算时存放乘数、除法时存放商的寄存器。
X——此字母 没有专指的缩 写含义，可 以用作任一 部件名，在 此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作 数；
MAR——Memory Address Register，存储器地址寄存器， 内存中用来存放欲访问存储单元地址的寄存器；
第三章 1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上 的部件应具备什么特点？
解：总线是多个部件共享的传输部件。 总线传输的特点是：某一时刻只能有一路信息在总线上传输， 即分时使用。 为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与 总线连通。 讲评： 围绕―为减轻总线负载‖的几种说法： × 应对设备按速率进行分类，各类设备挂在与自身速率相匹配的 总线上； × 应采用多总线结构； × 总线上只连接计算机的五大部件； × 总线上的部件应为低功耗部件。 上述措施都无法从根上（工程上）解决问题，且增加了许多不必要 （或不可能）的限制。 × 总线上的部件应具备机械特性、电器特性、功能特性、时间特 性； 这是不言而喻的。 4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？ 各有何特 点？哪 种方式 响应时 间最快 ？哪种 方式对 电路故 障最敏 感？ 解：总线判优控制解决多个部件同时申请总线时的使用权分配 问题； 常见的集中式总线控制有三种： 链式查询、计数器查询、独立请求； 特点：链式查询方式连线简单，易于扩充，对电路故障最敏感； 计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过 程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线 多，成本较高。 5. 解释下列概念：总线的主设备（或主模块）、总线的从设备（或 从模块）、总线的传输周期和总线的通信控制。 解： 总线的主设备（主模块）——指一次总线传输期间，拥有总线 控制权的设备（模块）； 总线的从设备（从模块）——指一次总线传输期间，配合主设 备完成传输的设备（模块），它只能被动接受主设备发来的命令； 总线的传输周期——总线完成一次完整而可靠的传输所需时间； 总线的通信控制——指总线传送过程中双方的时间配合方式。 6. 试比较同步通信和异步通信。 解： 同步通信——由统一时钟控制ቤተ መጻሕፍቲ ባይዱ通信，控制方式简单，灵活性 差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。 适合于速度差别不大的场合； 异步通信——不由统一时钟控制的通信，部件间采用应答方式 进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作 速度差异较大时，有利于提高总线工作效率。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一 次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路 的恢复时间。即：
存取周期 = 存取时间 + 恢复时间
5. 什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存 取周期为 200ns，则存储器的带宽是多少？
解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 = 1/200ns ×32 位 = 160M 位/秒 = 20MB/S = 5M 字/秒 注意字长（32 位）不是 16 位。 （注：本题的兆单位来自时间=106） 6. 某机字长为 32 位，其存储容量是 64KB，按字编址它的寻址范 围是多少？若主存以字节编址，试画出主存字地址和字节地址的分 配情况。 解：存储容量是 64KB 时，按字节编址的寻址范围就是 64KB， 则： 按字寻址范围 = 64K×8 / 32=16K 字 按字节编址时的主存地址分配图如下： 讨论： 1、一个存储器不可能有两套地址，注意字长 32 位，不是 16 位 ， 不能按 2 字节编址； 2、本题与 IBM370、PDP-11 机无关； 3、按字寻址时，地址仍为 16 位； （ ：地址 14 位，单元 16K 个，按字编址 4K 空间。） 4、字寻址的单位为字，不是 B。 5、按字编址的地址范围为 0~16K-1，空间为 16K 字；按字节 编址的地址范围为 0~64K-1，空间为 64KB。不能混淆； 6、画存储空间分配图时要画出上限。
MDR——Memory Data Register，存储器数据缓冲寄存器， 主存中用来存放从某单元读出、或写入某存储单元数据的寄存 器 ；
I/O——Input/Output equipment，输入/输出设备，为输 入设备和输出设备的总称，用于计算机内部和外界信息的转换与传 送；
MIPS——Million Instruction Per Second，每秒执行百万条 指令数，为计算机运算速度指标的一种计量单位； 10. 指令和数据都存于存储器中,计算机如何区分它们？
第四章 3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？ 计算机如何管理这些层次？
答：存储器的层次结构主要体现在 Cache—主存和主存—辅存 这两个存储层次上。
Cache—主存层次在存储系统中主要对 CPU 访存起加速作用， 即从整体运行的效果分析，CPU 访存速度加快，接近于 Cache 的 速度，而寻址空间和位价却接近于主存。
8. 为什么说半同步通信同时保留了同步通信和异步通信的特点？
解： 半同步通信既能像同步通信那样由统一时钟控制，又能像异步 通信那样允许传输时间不一致，因此工作效率介于两者之间。 10. 为什么要设置总线标准？你知道目前流行的总线标准有哪些？ 什么叫 plug and play？哪些总线有这一特点？ 解： 总线标准的设置主要解决不同厂家各类模块化产品的兼容问题； 目前流行的总线标准有：ISA、EISA、PCI 等； plug and play——即插即用，EISA、PCI 等具有此功能。 11. 画一个具有双向传输功能的总线逻辑图。 解：此题实际上是要求设计一个双向总线收发器，设计要素为 三态、双向、使能等控制功能的实现，可参考 74LS245 等总线收 发器芯片内部电路。 逻辑图如下：（n 位） 几种错误的设计： 几种错误的设计： 12. 设数据总线上接有 A、B、C、D 四个寄存器，要求选用合适 的 74 系列芯片，完成下列逻辑设计： （1） 设计一个电路，在同一时间实现 D→A、D→B 和 D→C 寄 存器间的传送； （2） 设计一个电路，实现下列操作： T0 时刻完成 D→总线； T1 时刻完成总线→A； T2 时刻完成 A→总线； T3 时刻完成总线→B。 解： （1）采用三态输出的 D 型寄存器 74LS374 做 A、B、C、D 四个寄存器，其输出可直接挂总线。 A、B、C 三个寄存器的输入 采用同一脉冲打入。注意-OE 为电平控制，与打入脉冲间的时间配 合关系为： 现以 8 位总线为例，设计此电路，如下图示： （2）寄存器设置同（1）， 由于本题中发送、 接收不在同一节 拍，因此总线需设锁存器缓冲，锁存器采用 74LS373（电平使能 输入）。节拍、脉冲配合关系如下： 节拍、脉冲分配逻辑如下： 节拍、脉冲时序图如下： 以 8 位总线为例，电路设计如下： （图中，A、B、C、D 四个寄存器与数据总线的连接方法同上。） 几种错误的设计： （1） 几种错误的设计： （1） 几种错误的设计： （2） 几种错误的设计： （2） 几种错误的设计：
CPU——Central Processing Unit，中央处理机（器），见 7 题；
PC——Program Counter，程序计数器，存放当前欲执行指 令的地址，并可自动计数形成下一条指令地址的计数器；
IR——Instruction Register， 指令寄存器，存放当前正在执行的指令的寄存器；
CU——Control Unit，控制单元（部件），控制器中产生微操 作命令序列的部件，为控制器的核心部件；
ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器 中完成算术逻辑运算的逻辑部件；
ACC——Accumulator，累加器，运算器中运算前存放操作数、 运算后存放运算结果的寄存器；
唐朔飞 《计算机组成原理》课后答案
第一章
1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪 个更重要？
解：P3 计算机系统——计算机硬件、软件和数据通信设备的物理或逻 辑的综合体。 计算机硬件——计算机的物理实体。 计算机软件——计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重 要。 5. 冯•诺依曼计算机的特点是什么？ 解：冯氏计算机的特点是：P9 • 由运算器、控制器、存储器、输入设备、输出设备五大部件 组成； • 指令和数据以同一形式（二进制形式）存于存储器中； • 指令由操作码、地址码两大部分组成； • 指令在存储器中顺序存放，通常自动顺序取出执行； • 以运算器为中心（原始冯氏机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存 储字、存储字长、存储容量、机器字长、指令字长。 解：P10 主机——是计算机硬件的主体部分，由 CPU+MM（主存或内 存）组成； CPU——中央处理器（机），是计算机硬件的核心部件，由运算 器+控制器组成；（早期的运、控不在同一芯片上） 主存——计算机中存放正在运行的程序和数据的存储器，为计 算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及 控制电路组成。 存储单元——可存放一个机器字并具有特定存储地址的存储单 位； 存储元件——存储一位二进制信息的物理元件，是存储器中最 小的存储单位，又叫存储基元或存储元，不能单独存取； 存储字——一个存储单元所存二进制代码的逻辑单位； 存储字长——一个存储单元所存二进制代码的位数； 存储容量——存储器中可存二进制代码的总量；（通常主、辅存 容量分开描述） 机器字长——CPU 能同时处理的数据位数； 指令字长——一条指令的二进制代码位数； 讲评：一种不确切的答法： CPU 与 MM 合称主机； 运算器与控制器合称 CPU。 这两个概念应从结构角度解释较确切。 8. 解释下列英文缩写的中文含义： C PU、PC 、IR、C U、ALU、ACC 、MQ 、X、MAR、MDR、I /O 、 MIPS、CPI、FLOPS 解：全面的回答应分英文全称、中文名、中文解释三部分。
计算机组成原理(唐朔飞)习题附标准答案
第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？2．如何理解计算机系统的层次结构？3．说明高级语言、汇编语言和机器语言的差别和联系。
4．如何理解计算机组成和计算机体系结构？5．冯·诺依曼计算机的特点是什么？6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
9．根据迭代公式)(21nn yxyx+=，设初态y0=1，要求精度为ε，试编制求x的解题程序（指令系统自定），并结合所编程序简述计算机的解题过程。
10．指令和数据都存于存储器中，计算机如何区分它们？第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
计算机组成原理课后习题及解答_唐朔飞
• 存储字：一个存储单元所存二进制代码的逻辑单位。 • 存储字长：一个存储单元所存二进制代码的位数。 • 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 • 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 • 指令字长：一条指令的二进制代码位数。
控制器组成。 • PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下
一条指令地址。 • IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。 • CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。 • ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑
作的性质，地址码用来表示操作数在存储器中的位置； • 指令在存储器中顺序存放，通常自动顺序取出执行； • 机器以运算器为中心（原始冯•诺依曼机）。
• 7. 解释下列概念： • 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、
存储容量、机器字长、指令字长。
• 解：P9-10 • 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 • CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运
• 解：主机框图如P13图1.11所示。
• （1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR ，
• OP(IR) →CU，Ad(IR) →MAR，ACC→MDR，MAR→MM，WR
• （2）ADD M指令：PC→MAR，MAR→MM，MM→MDR， MDR→IR，
计算机组成原理课后习题和答案_唐朔飞[完整版]
![计算机组成原理课后习题和答案_唐朔飞[完整版]](https://360docs-1393072327.cos.ap-beijing.myqcloud.com/a86e4eb2ec3a87c24028c49f.webp)
5. 解释概念：总线宽度、总线带宽、总线复
用、总线的主设备（或主模块）、总线的从设备 （或从模块）、总线的传输周期、总线的通信控制。
解： 总线宽度——指数据总线的位（根）数，用 bit（位）作单位。 总线带宽——指总线在单位时间内可以传输的 数据总量，相当于总线的数据传输率，等于总线工 作频率与总线宽度（字节数）的乘积。 总线复用——指两种不同性质且不同时出现的 信号分时使用同一组总线，称为总线的“多路分时 复用”。
运算。 • ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器
。 • MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。 • X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作
作的性质，地址码用来表示操作数在存储器中的位置； • 指令在存储器中顺序存放，通常自动顺序取出执行； • 机器以运算器为中心（原始冯•诺依曼机）。
• 7. 解释下列概念： • 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、
存储容量、机器字长、指令字长。
• 解：P9-10 • 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 • CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运
• 8. 解释下列英文缩写的中文含义： • CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS • 解：全面的回答应分英文全称、中文名、功能三部分。 • CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和
(完整版)计算机组成原理第二版唐朔飞课后习题答案
第 1 章计算机系统概论1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解： P3计算机系统：由计算机硬件系统和软件系统构成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件：计算机运转所需的程序及有关资料。
硬件和软件在计算机系统中互相依存，缺一不可以，所以相同重要。
2.怎样理解计算机的层次构造？答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次构造。
（1 ）硬件系统是最内层的，它是整个计算机系统的基础和中心。
（2 ）系统软件在硬件以外，为用户供给一个基本操作界面。
（3 ）应用软件在最外层，为用户供给解决详细问题的应用系统界面。
往常将硬件系统以外的其余层称为虚构机。
各层次之间关系亲密，上层是下层的扩展，基层是上层的基础，各层次的区分不是绝对的。
3.说明高级语言、汇编语言和机器语言的差异及其联系。
答：机器语言是计算机硬件能够直接识其余语言，汇编语言是机器语言的符号表示，高级语言是面向算法的语言。
高级语言编写的程序（源程序）处于最高层，一定翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）以后才能被执行。
4.怎样理解计算机构成和计算机系统构造？答：计算机系统构造是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据种类、寻址技术构成及 I/O 机理等。
计算机构成是指怎样实现计算机系统构造所表现的属性，包含对程序员透明的硬件细节，如构成计算机系统的各个功能零件的构造和功能，及互相连结方法等。
5.冯 ? 诺依曼计算机的特色是什么？解：冯? 诺依曼计算机的特色是：P8计算机由运算器、控制器、储存器、输入设施、输出设施五大零件构成；指令和数据以同相同地位寄存于储存器内，并能够按地点接见；指令和数据均用二进制表示；指令由操作码、地点码两大多半构成，操作码用来表示操作的性质，地址码用来表示操作数在储存器中的地点；指令在储存器中次序寄存，往常自动次序拿出履行；机器以运算器为中心（原始冯?诺依曼机。
计算机组成原理课后习题及答案_唐朔飞(完整版)
5. 解释概念：总线宽度、总线带宽、总线复 用、总线的主设备（或主模块）、总线的从设备 （或从模块）、总线的传输周期、总线的通信控制。 解： 总线宽度——指数据总线的位（根）数，用 bit（位）作单位。 总线带宽——指总线在单位时间内可以传输的 数据总量，相当于总线的数据传输率，等于总线工 作频率与总线宽度（字节数）的乘积。 总线复用——指两种不同性质且不同时出现的 信号分时使用同一组总线，称为总线的“多路分时 复用”。
4. 为什么要设置总线判优控制？常见的集 中式总线控制有几种？各有何特点？哪种方式响 应时间最快？哪种方式对电路故障最敏感？ 解：总线判优控制解决多个部件同时申请总 线时的使用权分配问题； 常见的集中式总线控制有三种： 链式查询、计数器查询、独立请求； 特点：链式查询方式连线简单，易于扩充， 对电路故障最敏感；计数器查询方式优先级设置 较灵活，对故障不敏感，连线及控制过程较复杂； 独立请求方式判优速度最快，但硬件器件用量大， 连线多，成本较高。
• 5. 冯•诺依曼计算机的特点是什么？ • 解：冯•诺依曼计算机的特点是：P8 • 计算机由运算器、控制器、存储器、输入设备、输出设备 五大部件组成； • 指令和数据以同同等地位存放于存储器内，并可以按地址 访问； • 指令和数据均用二进制表示； • 指令由操作码、地址码两大部分组成，操作码用来表示操 作的性质，地址码用来表示操作数在存储器中的位置； • 指令在存储器中顺序存放，通常自动顺序取出执行； • 机器以运算器为中心（原始冯•诺依曼机）。
总线的主设备（主模块）——指一次总 线传输期间，拥有总线控制权的设备（模块）； 总线的从设备（从模块）——指一次总 线传输期间，配合主设备完成传输的设备（模 块），它只能被动接受主设备发来的命令； 总线的传输周期——总线完成一次完整 而可靠的传输所需时间； 总线的通信控制——指总线传送过程中 双方的时间配合方式。
计算机组成原理课后习题与答案_唐朔飞(完整版)
量单位。
• 9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（ M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶 段）的信息流程（如→①）。假设主存容量为256M*32位，在指令字 长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。
• 8. 解释下列英文缩写的中文含义： • CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS • 解：全面的回答应分英文全称、中文名、功能三部分。 • CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和
MM
I/O1 I/O2 …… I/On
这个方案的错误是： 不合题意。按题意要求应画出逻辑线路图而
不是逻辑框图。
12. 设数据总线上接有A、 B、C、D四个寄存器，要求 选用合适的74系列芯片，完 成下列逻辑设计：
（1） 设计一个电路，在同 一时间实现D→A、D→B和 D→C寄存器间的传送； （2） 设计一个电路，实现 下列操作：
BUSA
BUSB
BUSC
BUSD
1Q
8Q
OE 373 G
1D
8D
令：ABUS = -T2 DBUS = -T0 BUSA = P1 BUSB = P3
>=1 >=1 T1 T3 T0 T2
14. 设总线的时钟频率为 8MHz，一个总线周期等于一个时 钟周期。如果一个总线周期中并 行传送16位数据，试问总线的带 宽是多少？
计算机组成原理[第二版]唐朔飞各章节习题及答案解析
第一章练习习题（一）2017-04-24马辉安阳师院mh1、通常划分计算机发展时代是以（）为标准的。
A、所用的电子元器件B、运算速度C、计算机结构D、所用语言2、微型计算机的发展以（）技术为标志。
A、操作系统B、微处理器C、磁盘D、软件3、电子计算机技术发展至今，其运行仍遵循一位科学家提出的基本原理，他是（）。
A、牛顿B、爱因斯坦C、爱迪生D、冯诺依曼4、以下说法中，正确的是（）。
A、控制器能理解并执行所有指令及存储结果B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元C、所有的数据运算都在CPU的控制器中完成D、都不对5、电子计算机发展的四代中所用的主要元器件分别是（）A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规模集成电路、激光器件6、下列选项中不是冯诺依曼机器的最根本特征的是（）。
A、以运算器为中心B、指令并行执行C、存储器按地址访问D、数据以二进制编码，用二进制运算7、在CPU的组成中不包括（）A、运算器B、存储器C、控制器D、寄存器8、存储字是指（）A、存放在一个存储单元中的二进制代码组合B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数9、存储字长是指（）选项同上题10、计算机中数据处理中心是（）A、主机B、运算器C、控制器D、I/O系统11、以下说法错误的是（）A、硬盘是外部设备B、软件的功能与硬件的功能在逻辑上是等效的C、硬件实现的功能一般比软件实现具有较高的执行速度D、软件的功能不能由硬件替换12、32位微机是指该计算机所用的CPU（）A、具有32个寄存器B、能同时处理32位的二进制数C、能处理32个字符D、运算的结果最大为2的32次方13、下列选项中，描述浮点数操作速度的指标是（）A、MIPSB、CPIC、IPCD、MFLOPS14、当前设计高性能计算机的重要技术途径是（）A、提高CPU主频B、采用非冯诺依曼结构C、扩大主存容量D、采用并行处理技术答案：1、A2、B3、D4、B5、C6、B7、B8、A9、B 10、B 11、D 12、B 13、D 14、D第三章练习习题（一）2017-05-04马辉安阳师院mh1、连接计算机与计算机之间的总线属于（）总线A、片内B、系统C、通信D、都不对2、挂接在总线上的多个部件（）A、只能分时向总线发送数据，并只能分时从总线上接收数据B、只能分时向总线发送数据，但可同时从总线接收数据C、可同时向总线发送数据，并同时从总线接收数据D、可同时向总线发送数据，但只能分时从总线接收数据3、在总线上，同一时刻（）A、只能有一个主设备控制总线传输操作B、只能有一个从设备控制总线传输操作C、只能有一个主设备和一个从设备控制总线传输操作D、可以有多个主设备控制总线传输操作4、总线是计算机各部件交换信息的公共通路，当使用总线传送数据时在每一时刻在总线上传送（）A、多个部件发送给多个部件的信息B、多个部件发送给一个部件的信息C、一个部件发送给一个部件的多组信息D、一个部件发送给多个部件的一组信息5、系统总线是指（）A、运算器、控制器、寄存器之间的连接部件B、运算器、寄存器、主存之间的连接部件C、运算器、寄存器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件6、系统级的总线是用来连接（）A、CPU内部的运算器和寄存器B、主机系统板上的所有部件C、主机系统板上的各个芯片D、系统中的各个功能模块或设备7、计算机使用总线结构的主要优点是便于实现积木化，缺点是（）A、地址信息、数据信息和控制信息不能同时出现B、地址信息和数据信息不能同时出现C、两种信息源的代码在总线中不能同时出现D、都不对8、下面所列的（）不属于系统总线接口的功能A、数据缓存B、数据转换C、状态设置D、完成算术逻辑运算9、地址总线、数据总线、控制总线三类是根据（）来划分的A、总线所处的位置B、总线传送的内容C、总线的传送方式D、总线的传送方向10、系统总线中地址线的功能是（）A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存或IO设备接口的地址11、CPU的控制总线提供（）A、数据信号流B、所有存储器和IO设备的时序信号及控制信号C、来自IO设备和存储器的响应信号D、包含B和C12、在系统总线的数据线上，不可能传输的是（）A、指令B、操作数C、握手（应答）信号D、中断类型号答案：1、C2、B3、A4、D5、D6、D7、C8、D9、B 10、D 11、D 12、C第三章练习习题（二）2017-05-08马辉安阳师院mh1、串行总线主要用于（）A、连接主机与外围设备B、连接主存与CPUC、连接运算器与控制器D、连接CPU内部各部件2、不同信号在同一条信号线上分时传输的方式称为（）A、并行传输方式B、串行传输方式C、总线复用方式D、分离式通信3、在一个16位的总线系统中，若时钟频率为100MHz，总线周期为5个时钟周期传输一个字，则总线带宽是（）A、4MBpsB、40MBpsC、16MBpsD、64MBps4、某总线有104根信号线，其中数据总线32根，若总线工作频率为33MHz，则其理论最大传输率为（）A、33MBpsB、64MBpsC、132MBpsD、164MBps5、在链式查询方式下，越靠近控制器的设备（）A、优先级越高，得到总线使用权的机会越多B、优先级越低，得到总线使用权的机会越少C、优先级越低，得到总线使用权的机会越多D、优先级越高，得到总线使用权的机会越少6、若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传输需2个总线时钟周期，则总线数据传输率为（）A、16MbpsB、8MbpsC、16MBpsD、8MBps7、假设某系统总线在一个总线周期中能并行传输4字节的信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（）A、10MBpsB、20MBpsC、40MBpsD、80MBps8、设一个32位微处理器配有16位的外部数据总线，若时钟频率为50MHz，若总线传输最短周期为4个时钟周期，则总线的最大数据传输率为（）A、12.5MBps B、25MBpsC、50MBpsD、16MBps9、在三种集中式总线仲裁中，（）方式对电路故障最敏感A、链式查询B、计数器定时查询C、独立请求D、都一样10、在独立请求方式下，若有N个设备，则（）A、需N个总线请求信号和N个总线响应信号B、有一个总线请求信号和N个总线响应信号C、总线请求信号多于总线响应信号D、总线请求信号少于总线响应信号11、在链式查询方式下，若有N个设备，则（）A、有N条总线请求信号B、共用一条总线请求信号C、有N-1条总线请求信号D、无法确定答案：1、A2、C3、B4、C5、A6、D7、B8、B9、A 10、A 11、B第三章练习习题（三）2017-05-09马辉安阳师院mh1、总线主设备是指（）A、掌握总线控制权的设备B、申请作为主设备的设备C、被从设备访问的设备D、总线裁决部件2、总线的从设备是指（）A、申请作为从设备的设备B、被主设备访问的设备C、掌握总线控制权的设备D、总线源设备3、总线上信息的传输总是由（）A、CPU启动B、总线控制器启动C、总线主设备启动D、总线从设备启动4、以下叙述中错误的是（）A、总线结构的传送方式可以提高数据的传输速度B、与独立请求发送相比，链式查询方式对电路的故障更敏感C、PCI总线采用同步传输协议和集中式仲裁方式D、总线的带宽是总线本身所能达到的最高传输速率5、同步控制方式是（）A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式6、同步通信之所以比异步通信具有较高的传输速度，是因为（）A、同步通信不需要应答信号且总线长度较短B、同步通信用一个公共的时钟信号进行同步C、同步通信中，各部件存取时间比较接近D、以上各项因素的综合结果7、以下各项中，（）是同步传输的特点A、需要应答信号B、各部件的存取时间比较接近C、总线长度较长D、总线周期长度可变8、在同步通信中，一个总线周期的传输过程通常是（）A、先传送数据，再传送地址B、先传送地址，再传送数据C、只传送数据D、都不对9、总线的异步通信方式（）A、不采用统一时钟信号，只采用握手信号B、既采用统一时钟信号，又采用握手信号C、既不采用统一时钟信号，又不采用握手信号D、采用统一时钟信号，不采用握手信号10、下列选项中英文缩写均为总线标准的是（）A、PCI、CRT、USB、EISAB、ISA、CPI、VESA、EISAC、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-Express11、在目前计算机上广泛使用的U盘，其接口使用的总线标准是（）A、VESAB、USBC、AGPD、PCI答案：1、A2、B3、C4、A5、C6、D7、B8、B9、A 10、D 11、B第四章练习习题（一）2017-05-27马辉安阳师院mh1、和外存储器相比，内存储器的特点是（）A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低2、存储体按照一定的顺序划分成许多存储单元，存储单元有一个编号，称为存储单元的地址，访问存储器必须按照地址进行，存储单元中存放的是（）A、存储器单元的地址编号B、指定单元存放的数据C、将要写入存储单元的内容D、访问存储器的控制命令3、磁盘属于（）类型的存储器A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器4、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（）A、RAMB、ROMC、RAM和ROMD、都不对5、计算机的存储系统是指（）A、RAMB、ROMC、主存储器D、Cache、主存储器和外存储器6、、一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是（）A、主存存放正在CPU中运行的程序，速度较快，容量很大B、Cache存放当前所有频繁访问的数据，特点是速度最快、容量较小C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快7、以下器件中存取速度最快的是（）A、CacheB、主存C、寄存器D、磁盘8、在下列几种存储器中，CPU可直接访问的是（）A、主存储器B、磁盘C、磁带D、光盘9、下列叙述中，（）是正确的A、主存可由RAM和ROM组成B、主存只能由RAM组成C、主存只能由ROM组成D、都不对10、在存储器层次结构中，存储器从速度最快到最慢的排列顺序是（）A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存11、在存储器层次结构中，存储器从容量最大到最小的排列顺序是（）A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、辅存-主存-Cache-寄存器D、寄存器-Cache-主存-辅存12、用户程序所存放的主存空间属于（）A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器答案：1、C2、B3、D4、C5、D6、C7、C8、A9、A 10、D 11、C 12、A第四章练习习题（二）2017-05-31马辉安阳师院mh1、以下（）表示从主存M中读出数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)2、以下（）表示向主存M中写入数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)3、下列说法中正确的是（）A、半导体RAM信息可读可写，且断电后仍能保持记忆B、DRAM是易失性RAM，而SRAM中的存储信息是不易失的C、半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的D、半导体RAM是非易失性的RAM4、下面有关系统主存的叙述中，错误的是（）A、RAM是可读可写存储器，ROM是只读存储器B、ROM和RAM的访问方式相同，都采用随机访问方式进行C、系统的主存由RAM和ROM组成D、系统的主存都是用DRAM芯片实现的5、静态半导体存储器SRAM指（）A、在工作过程中，存储内容保持不变B、在断电后信息仍保持不变C、不需动态刷新D、芯片内部有自动刷新逻辑6、半导体静态存储器SRAM的存储原理是（）A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化7、动态RAM的特点是（）A、工作中存储内容动态地变化B、工作中需要动态地改变访存地址C、每隔一定时间刷新一遍D、每次读出后需根据原存内容全部刷新一遍8、和静态RAM相比，动态RAM具有（）优点A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丢失D、内容不需要再生9、DRAM的刷新是以（）为单位进行的A、存储单元B、行C、列D、存储元10、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为（）A、64、16B、16、64C、64、8D、16、1611、某存储器容量为32K×16位，则（）A、地址线为16根，数据线为32根B、地址线为32根，数据线为32根C、地址线为15根，数据线为16根D、地址线为15根，数据线为32根12、在存储器芯片中，地址译码采用双译码方式是为了（）A、扩大寻址范围B、减少存储单元数目C、增加存储单元数目D、减少存储单元选通线数目13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有（）条A、1024B、64C、32D、10答案：1、A2、B3、C4、D5、C6、A7、C8、B9、B 10、D 11、C 12、D 13、B第四章练习习题（三）2017-06-01马辉安阳师院mh1、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）A、DRAMB、SRAMC、FLASHD、EEPROM2、既具有SRAM读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM是（）A、EEPROMB、FLASHC、EPROMD、PROM3、下列存储器中可电改写的只读存储器是（）A、EEPROMB、EPROMC、ROMD、RAM4、下列几种存储器中，（）是易失性存储器A、CacheB、EPROMC、Flash MemoryD、CDROM5、下列各类存储器中，不采用随机方式的是（）A、EPROMB、CDROMC、DRAMD、SRAM6、某内存若为16MB，则表示其容量为（）KBA、16B、16384C、1024D、160007、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址从小到大依次是（）A、12345678B、78563412C、87654321D、341278568、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址时可寻址的单元数为（）A、224B、223C、222D、2219、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址的单元数是（）A、64KB、32KBC、32KD、64KB10、4片16K×8位的存储芯片，可设计为（）容量的存储器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11、16片2K×4位的存储器可以设计为（）存储容量的16位存储器A、16KB、32KC、8KD、2K12、设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片。
计算机组成原理课后习题及的答案唐朔飞精品文档
返回目录
以8位总线为例，电路设计如下： （图中，A、B、C、D四个寄存器与数据总线 的连接方法同上。）
数据总线（D7~D0）
ABUS
BBUS
CBUS
DBUS
1Q OE
374 Байду номын сангаасQ
1D A 8D
1Q 374 8Q
OE 1D
B
8D
1Q 374 8Q
OE 1D
C
8D
1Q OE
374 8Q
1D D 8D
寄存器之一，用来存放操作数； • MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地
址。 • MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写
入某存储单元的数据。 • I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和
T0时刻完成D→总线； T1时刻完成总线→A； T2时刻完成A→总线； T3时刻完成总线→B。
解： （1）采用三态输出的D型寄存器 74LS374做A、B、C、D四个寄存 器，其输出可直接挂总线。A、B、 C三个寄存器的输入采用同一脉冲 打入。注意-OE为电平控制，与打 入脉冲间的时间配合关系为：
MDR→X，ADD，ALU→ACC，ACC→MDR，WR
• 假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的 条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均 为28位。
• 10. 指令和数据都存于存储器中，计算机如 何区分它们？
• 解：计算机区分指令和数据有以下2种方法 ：
计算机组成原理课后习题及答案_唐朔飞(完整版)分析
• • • • • •
• •
• • • • •
7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、 存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运 算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了 CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器， 可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储 基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。
6. 试比较同步通信和异步通信。 解： 同步通信——由统一时钟控制的通信， 控制方式简单，灵活性差，当系统中各部件 工作速度差异较大时，总线工作效率明显下 降。适合于速度差别不大的场合； 异步通信——不由统一时钟控制的通信， 部件间采用应答方式进行联系，控制方式较 同步复杂，灵活性高，当系统中各部件工作 速度差异较大时，有利于提高总线工作效率。
8. 为什么说半同步通信 同时保留了同步通信和异步 通信的特点？ 解： 半同步通信既能像同步 通信那样由统一时钟控制， 又能像异步通信那样允许传 输时间不一致，因此工作效 率介于两者之间。
计算机组成原理第二版课后习题答案全_唐朔飞
8K×8：（16K×32） / （8K×8） = 2×4 = 8 片
8. 试比较静态 RAM 和动态 RAM。 答：略。（参看课件）
9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新：对 DRAM 定期进行的全部重写过程；
刷新原因：因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安排了定期刷新 操作；
通过地址来源区分，由 PC 提供存储单元地址的取出的是指令，由指令地址码部分提供 存储单元地址的取出的是操作数。
第4章
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在 Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材； 重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过 行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。
11. 一个 8K×8 位的动态 RAM 芯片，其内部结构排列成 256×256 形式，存取周期为 0.1μ s。试 问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？ 解：采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：256×0.1μ s=25.6μ s
13. 设有一个 64K×8 位的 RAM 芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？ 欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总 和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。 解：存储基元总数 = 64K×8 位 = 512K 位 = 219 位；