常用中小规模集成电路

常用中小规模集成电路(双击自动滚屏)组合逻辑电路：电路任一时刻的输出，由该时刻的输入所决定而与该时刻之前输出端的状态无关，这种无记忆功能的电路称之谓组合逻辑电路。

几种常用的（组合）集成电路：一 74LS148优先编码器1．编码的概念下图是医院病房中常见的一种请求显示电路n个开关K1K2┈K n接至n张病床n个指示灯接至护士办公室病员可以通过按动开关呼叫护士（因疼痛或树叶即将结束等原因），某一开关一旦合上，相应的安装在护士办公室的指示灯亮，护士马上就会过来处理。

该电路的优点是简单、可靠，缺点是用线太多。

如某病区有200张病床，那就会有200根线接到护士办公室。

用编码的办法就可大大减少用线的根数。

下图是由四个与非门，15个开关组成的16-4线编码带电路。

如果加一个与非门可得到32-5线编码电路。

当15个开关全部断开时，四个与非门的输入为全为1，当仅有闭合时当仅有闭合时当仅有闭合时该电路的主要缺点是：任何时候只允许一个开关合上，才能得到正确的编码，如果两个或更多的开关合上，如和合上与单独合上时得到同一个0011的编码。

所以上图电路没有实用价值。

2．优先的概念例：某医院有、、、号病室四间，是重症监护病房需特别护理，其余依次为重点病房、普通护理病房和康复护理病房，设计一个优先请求显示电路，其优先级别依次为最高、次高、较低和最低。

在四个病房各安一个开关、、、，0表示有请求，1表示没有请求；在护士病房安四个指示灯，1表示灯亮，0表示灯暗。

当时（），亮（），其余三个灯暗，无论这三个病房有无请求。

当无请求时（），如果则才会亮，此时都不会亮列出真值表如下：该真值表只有五行，是一个简化的真值表，其实四变量真值表从0000到1111应该有16行。

表中第2行其实包含8行，这8行其余三个变量从000、001111即0000、00010111（这八行最小项之和为）从简化的真值表上我们直接写出读者可自行列出完整的真值表（16行）并写出的最简与或表达式，看与上述表达式是否一致。

实现上述逻辑功能的逻辑图如下：3. 74LS148优先编码器在优先编码器电路中，允许同时输入两个以上的编码信号。

不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

构成的附加控制电路只有图中虚线框以内的这一部分。

图3.3.3 8线-3线优先编码器74LS148的逻辑图从图3.3.3写出输出的逻辑式，即得到（3.3.3）为了扩展电路的功能和增加使用的灵活性，再74LS148的逻辑电路中附加了由门，和组成的控制电路。

其中为选通输入端，只有在的条件下，编码器才能正常工作。

而在时，所有的输出端均被封锁在高电平。

选通输出端和扩展端用于扩展编码功能。

由图可知（3.3.4）上式表明。

只有当所有的输入端都是高电平（即没有编码输入），而且S＝1时，才是低电平。

因此，的低电平信号表示“电路工作，但无编码输入”。

从图3.3.3还可以写出（3.3.5）这说明只要任何一个编码输入端有低电平信号输入，且S＝1，即为低电平。

因此，的低电平输出信号表示“电路工作，而且有编码输入”。

根据式（3.3.3）、（3.3.4）和3.3.5）可以列出表3.3.2所示的74LS148的功能表。

它的输入和输出均以低电平作为有效信号。

表3.3.2 74LS148的功能表由表中不难看出，在电路正常工作状态下，允许当中同时有几个输入端为低电平，即有编码输入信号。

的优先权最高，的优先权最低。

当时，无论其余输入端有无输入信号（表中以X表示），输出端只给出的编码，即。

当、时，无论其余输入端有无输入信号，只对编码，输出为。

其余的输入状态请读者自行分析解决。

表中出现的3种情况可以用和的不同状态加以区分。

下面通过一个具体例子说明一下利用和信号实现电路功能扩展的方法。

【例3.3.1】试用两片74LS148接成16线-4线优先编码器，将16个低电平输入信号编为0000～1111 16个4位二进制代码。

其中的优先权最高，的优先权最低。

解：由于每片74LS148只有8个编码输入，所以需将16个输入信号分别接到两片上。

现将8个优先权高的输入信号接到第（1）片的输入端，而将8个优先权低的输入信号接到第（2）片的。

按照优先顺序的要求，只有均无输入信号时，才允许对的输入信号编码。

因此，只要把第（1）片的“无编码信号输入”信号作为第（2）片的选通输入信号就行了。

此外，当第(1)片有编码信号输入时它的，无编码信号输入时,正好可以利用它作为输出编码的第四位，以区分8个高优先权输入信号和8个低优先权输入信号的编码。

编码输出的低3位应位两片输出的逻辑或。

依照上面的分析，便得到了图3.3.4的逻辑图。

由图3.3.4可见，当中任何一输入端为低电平时，例如=0，则片（1）的，，。

同时片（1）的，将片（2）封锁，使它的输出。

于是在最后的输出端得到。

如果中同时有几个输入端为低电平，则只对其中优先权最高的一个信号编码。

当全部为高电平（没有编码输入信号）时，片（1）的，故片（2）的，处于编码工作状态，对输入的低电平信号中优先权最高的一个进行编码。

例如，则片（2）的。

而此时片（1）的，。

片（1）的。

于是在输出得到了。

图3.3.4 用两片74LS148接成的16线－4线优先编码器在常用的优先编码器电路中，除了二进制编码器以外，还有一类叫做二-十进制优先编码器。

它能将10个输入信号分别编成10个BCD代码。

在10个输入信号中的优先权最高，的优先权最低。

二译码器常用的译码器有2-4译码器（74LS139）——2个输入变量控制4个输出端，3-8译码器（74LS148）——3个输入变量控制8个输出端，4-16译码器（74LS154）——4个输入变量控制16个输出端。

74LS138译码器得引脚图，逻辑图及功能表如下74LS138的引脚图用与非门组成的3线-8线译码器74LS138 3线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。

如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。

当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。

71LS138有三个附加的控制端、和。

当、时，输出为高电平（S＝1），译码器处于工作状态。

否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。

这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。

在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。

这就不难理解为什么把叫做地址输入了。

例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。

解：由图3.3.8可见，74LS138仅有3个地址输入端。

如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。

取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。

而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。

这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。

同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。

例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。

试画出八个输出引脚的波形。

解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。

因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。

三数据选择器图3.3.20 双4选1数据选择器74LS153由图可知若则；则的情况与完全相同，其功能表如下：例3 用两个4选1数据选择器组成一个8选1数据选择器从图中看出1) ，，4) ，，列出功能表如下：显然这是一个8选1的数据选择器。

例4 试画出74LS138和门电路产生如下逻辑函数的逻辑图解：从三变量卡诺图看出在译码器一节中我们看到74LS138在译码器工作状态下（，）其8个输出引脚的输出是8个最小项取反：即同理可得例5 试用4选1数据选择器产生逻辑函数解：4选1数据选择器处于工作状态（）时将与上式比较如果令，将化为只要让，，，四加法器不带进位加为半加，带进位加为全加。

在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。

这种运算称为全加，所用的电路称为全加器。

根基二进制家法运算规则可列出1位全加器的真值表，如表3.3.9所示表3.3.9 全加器的真值表画出图3.2.26所示的S和CO的卡诺图，采用合并0再求反的化简方法得到多种其他形式，但它们的逻辑功能都必须符合表3.3.9给出的全加器真值表。

图3.3.26 全加器的卡诺图图3.3.27 双全加器74LS183（a）逻辑图（b）图形符号多位加法器两个多位数相加时每一位都是带进位相加的，因而必须使用全加器。

只要一次将低位全加器的进位输出端CO接到高位全加器的进位输出端CI，就可以构成多位加法器了。

图3.3.28就是根据上述原理接成的4位加法器电路。

显然，每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，因此把这种结构的电路叫做串行进位加法器（或叫做行波进位加法器）。

这种加法器的最大缺点是运算速度慢。

再最不利的情况下，做一次加法运算需要经过四个全加器的传输延时时间（从输入加数到输出状态稳定建立起来所需要的时间）才能得到稳定可靠的运算结果。