集成电路制造工艺流程.ppt
合集下载
集成电路制造工艺课件——芯片制造流程课件PPT
离基与材料发生化学反应，形成挥发物，实现刻蚀。 选择性好、对衬底损伤较小，但各向异性较差
• 反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化学 反应双重作用刻蚀。具有溅射刻蚀和等离子 刻蚀两者的优点，同时兼有各向异性和选择 性好的优点。目前，RIE已成为VLSI工艺中应 用最广泛的主流刻蚀技术
N+
P+
有源区
集成电路的内部单元(俯视图)
晶体管光学照片
8mm低噪声放大器版图
晶体管SEM照片
沟道长度为0.15微米的晶体管 栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
集成电路制造工艺
• 图形转换：将设计在掩膜版(类似于照相
底片)上的图形转移到半导体单晶片上
• 掺杂：根据设计的需要，将各种杂质掺杂
在需要的位置上，形成晶体管、接触等
• 制膜：制作各种材料的薄膜
杂质掺杂
• 掺杂：将需要的杂质掺入特定的半 导体区域中，以达到改变半导体电 学性质，形成PN结、电阻、欧姆接 触
行为仿真
是
综合、优化——网表
否 时序仿真
是 布局布线——版图
—设计业—
后仿真 是
Sing off
集成电路芯片设计过程框架
否
From 吉利久教授
芯片制造过程 —制造业—
• 反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化学 反应双重作用刻蚀。具有溅射刻蚀和等离子 刻蚀两者的优点，同时兼有各向异性和选择 性好的优点。目前，RIE已成为VLSI工艺中应 用最广泛的主流刻蚀技术
N+
P+
有源区
集成电路的内部单元(俯视图)
晶体管光学照片
8mm低噪声放大器版图
晶体管SEM照片
沟道长度为0.15微米的晶体管 栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
集成电路制造工艺
• 图形转换：将设计在掩膜版(类似于照相
底片)上的图形转移到半导体单晶片上
• 掺杂：根据设计的需要，将各种杂质掺杂
在需要的位置上，形成晶体管、接触等
• 制膜：制作各种材料的薄膜
杂质掺杂
• 掺杂：将需要的杂质掺入特定的半 导体区域中，以达到改变半导体电 学性质，形成PN结、电阻、欧姆接 触
行为仿真
是
综合、优化——网表
否 时序仿真
是 布局布线——版图
—设计业—
后仿真 是
Sing off
集成电路芯片设计过程框架
否
From 吉利久教授
芯片制造过程 —制造业—
《集成电路制造工艺》课件
CMOS工艺
适用广泛，消耗低功率，集成 度高
光刻和电子束刻蚀工 艺
芯片制造中影响巨大，直接决 定芯片精度和质量
IC封装技术
通过引线焊接连接芯片与外部 电路
集成电路制造工艺的未来发展方向
量子计算机
利用量子位的并行性，比传统计 算机更快速、更准确
纳米技术
更加精细的芯片制造和量子效应 的应用
3D打印
高质量、低成本的芯片制造和量 产
1 革命性
集成电路是现代科技的基础。无集成电路，无现代智能设备。
2 市场需求
集成电路产业是信息产业的核心，随着通讯和计算机的快速发展，需求量将节节攀升
集成电路制造工艺的发展历程
1
早期阶段
简单的扩散工艺和光刻工艺，可制造简单
集成度提高
2
的逻辑门和模拟器件
计算机辅助设计、离子注入、金属蒸镀等
新技术的应用，集成度不断提高
《集成电路制造工艺》 PPT课件
课程介绍：本课程将深入浅出地介绍集成电路制造的核心流程和未来发展方 向。欢迎大家学习！
什么是集成电路？
定义
集成电路是由数百万个微小电子元器件组成的电子 电路系统，它可以完成特定的功能。
历史
集成电路的起源可以追溯到20世纪60年代，它是计 算机和通讯技术的重要基础。
为什么集成电路制造工艺如此重要？
3
现代集成电路工艺
光刻、浸没/化学机械抛光、等离子刻蚀 等高级技术的应用，如今我们拥有极复杂 的芯片设计和制造工艺。
集成电路制造工艺的工作流程
芯片设计
设计加工工艺，布图加工
芯片构造
渗透、离子注入、扩散、腐蚀
芯片掩膜制作制作掩Fra bibliotek板、晶圆复制封装测试
《半导体集成电路》课件
《半导体集成电路》PPT 课件
这是一份关于半导体集成电路的PPT课件。通过本课件，您将了解到半导体 集成电路的定义、分类、制造工艺、发展和产业链等方面的内容。
什么是半导体集成电路？
半导体集成电路是一种将多个电子元件组合在一起的电路，利用半导体材料 的特性实现电子信号处理与控制功能的器件。
பைடு நூலகம்
半导体集成电路的分类
半导体集成电路的发展
1
从TTL到MOS
从传统的晶体管技术（TTL）发展到金属氧化物半导体技术（MOS），实现更 高的集成度和更低的功耗。
2
LSI、VLSI及以上集成度的发展
集成度逐步提高，从LSI（大规模集成电路）发展到VLSI（超大规模集成电路） 以及更高的集成度。
3
半导体集成电路的应用和前景
广泛应用于计算机、通信、消费电子、汽车等领域，并具有广阔的发展前景。
半导体集成电路是现代电子技 术进步的核心，深刻改变了人 类社会的各个方面。
发展趋势和未来展望
随着科技的发展，半导体集成 电路将继续向更高的集成度、 更低的功耗和更多的应用领域 发展。
个人对半导体集成电路 的理解和观点
半导体集成电路是现代科技的 基石，让我们能够享受到如此 丰富多样的高科技产品和服务。
半导体集成电路的制造工艺
1
P型和N型半导体的制作
通过控制材料的掺杂和热处理，制作出具有不同电子特性的P型和N型半导体材 料。
2
晶体管和二极管的制作
利用半导体材料的特性，通过掺杂和干涉等工艺制造晶体管和二极管等基本的电 子元器件。
3
集成电路的制作流程
包括光刻、薄膜沉积、刻蚀、离子注入、扩散、金属沉积等一系列工艺步骤。
半导体集成电路的产业链
这是一份关于半导体集成电路的PPT课件。通过本课件，您将了解到半导体 集成电路的定义、分类、制造工艺、发展和产业链等方面的内容。
什么是半导体集成电路？
半导体集成电路是一种将多个电子元件组合在一起的电路，利用半导体材料 的特性实现电子信号处理与控制功能的器件。
பைடு நூலகம்
半导体集成电路的分类
半导体集成电路的发展
1
从TTL到MOS
从传统的晶体管技术（TTL）发展到金属氧化物半导体技术（MOS），实现更 高的集成度和更低的功耗。
2
LSI、VLSI及以上集成度的发展
集成度逐步提高，从LSI（大规模集成电路）发展到VLSI（超大规模集成电路） 以及更高的集成度。
3
半导体集成电路的应用和前景
广泛应用于计算机、通信、消费电子、汽车等领域，并具有广阔的发展前景。
半导体集成电路是现代电子技 术进步的核心，深刻改变了人 类社会的各个方面。
发展趋势和未来展望
随着科技的发展，半导体集成 电路将继续向更高的集成度、 更低的功耗和更多的应用领域 发展。
个人对半导体集成电路 的理解和观点
半导体集成电路是现代科技的 基石，让我们能够享受到如此 丰富多样的高科技产品和服务。
半导体集成电路的制造工艺
1
P型和N型半导体的制作
通过控制材料的掺杂和热处理，制作出具有不同电子特性的P型和N型半导体材 料。
2
晶体管和二极管的制作
利用半导体材料的特性，通过掺杂和干涉等工艺制造晶体管和二极管等基本的电 子元器件。
3
集成电路的制作流程
包括光刻、薄膜沉积、刻蚀、离子注入、扩散、金属沉积等一系列工艺步骤。
半导体集成电路的产业链
集成电路制造工艺PPT课件
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结 、电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀 。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各 向异性和选择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
半导体集成电路设计流程PowerPoint演示文稿
22
6 VLSI制造工艺
集成电路生产工艺就是将设计人员的设计转移到硅材 料中，制造出能完成特定功能的芯片。
集成电路生产工艺主要技术包括：图形转换技术；薄 膜制备技术；掺杂技术。
23
集成电路制造的主要流程
24
芯片加工主要过程
硅片
由氧化、淀积、离子注入或 蒸发形成新的薄膜或膜层
用掩膜版重 复20-30次
版图级设计：设计完成版图。版图用于制造集成电路 生产 所需要的光刻版。数字电路设计一般采用自动布局布线的 方式生成版图。
布局后验证：在版图生成后，将寄生的电容提取然后再仿 真以获得精确的电路特性。
11
版图系统规划
IO Hardmacro Row of power for standard cells
2、电路仿真工具：Cadence公司Spectre，Synopsys公司的Hspice 等
3、版图设计工具：Candence公司的Virtuoso 等，Synopsys公司的 Cosmos，华大的熊猫系列产品。
4、版图验证与参数提取工具：Cadence公司的Diva，Dracula， Assura，Synopsys公司的Herculers，Mentor公司的Calibre等。
目录
1 VLSI设计及发展特点 2 集成电路设计与制造的主要流程 3 集成电路设计分类 4 数字集成电路设计流程 5 模拟集成电路设计流程 6 VLSI制造工艺
1
1 VLSI设计及发展特点
集成电路设计是将设计人员头脑中的概念转换成半导 体工艺生产所需要的版图。
2
集成电路的发展特点
2000年代以来，集成电路工艺发展非常迅速，已从深 亚微米(0.18到0.35微米)进入到超深亚微米(90，65， 45，32纳米)。其主要特点： 特征尺寸越来越小,45nm以下 芯片尺寸越来越大，12英寸，已有36英寸 单片上的晶体管数越来越多，上亿 时钟速度越来越快， 电源电压越来越低， 布线层数越来越多， I/O引线越来越多，
6 VLSI制造工艺
集成电路生产工艺就是将设计人员的设计转移到硅材 料中，制造出能完成特定功能的芯片。
集成电路生产工艺主要技术包括：图形转换技术；薄 膜制备技术；掺杂技术。
23
集成电路制造的主要流程
24
芯片加工主要过程
硅片
由氧化、淀积、离子注入或 蒸发形成新的薄膜或膜层
用掩膜版重 复20-30次
版图级设计：设计完成版图。版图用于制造集成电路 生产 所需要的光刻版。数字电路设计一般采用自动布局布线的 方式生成版图。
布局后验证：在版图生成后，将寄生的电容提取然后再仿 真以获得精确的电路特性。
11
版图系统规划
IO Hardmacro Row of power for standard cells
2、电路仿真工具：Cadence公司Spectre，Synopsys公司的Hspice 等
3、版图设计工具：Candence公司的Virtuoso 等，Synopsys公司的 Cosmos，华大的熊猫系列产品。
4、版图验证与参数提取工具：Cadence公司的Diva，Dracula， Assura，Synopsys公司的Herculers，Mentor公司的Calibre等。
目录
1 VLSI设计及发展特点 2 集成电路设计与制造的主要流程 3 集成电路设计分类 4 数字集成电路设计流程 5 模拟集成电路设计流程 6 VLSI制造工艺
1
1 VLSI设计及发展特点
集成电路设计是将设计人员头脑中的概念转换成半导 体工艺生产所需要的版图。
2
集成电路的发展特点
2000年代以来，集成电路工艺发展非常迅速，已从深 亚微米(0.18到0.35微米)进入到超深亚微米(90，65， 45，32纳米)。其主要特点： 特征尺寸越来越小,45nm以下 芯片尺寸越来越大，12英寸，已有36英寸 单片上的晶体管数越来越多，上亿 时钟速度越来越快， 电源电压越来越低， 布线层数越来越多， I/O引线越来越多，
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
集成电路生产工艺流程(一)
集成电路生产工艺流程(一)集成电路生产工艺概述集成电路生产工艺是指将所有电子元件集成在单一芯片上的生产过程。
它被广泛应用于电子设备制造业，如计算机、手机、电视等。
制造流程1.设计–集成电路设计师设计电路–使用EDA软件进行仿真与验证2.掩膜制造–制造掩膜–通过光刻技术将图案转移到硅片上3.投影光刻–使用掩膜将图案投影在硅片上–制造电路的输送4.融合–在高温下将掩膜和硅片融合–形成晶体管5.化学处理–使用化学液体进行蚀刻–将不需要的硅层去除6.金属化–在硅片表面蒸镀金属–形成线路和电极7.包装测试–切割硅片–用陶瓷或塑料封装芯片–测试芯片性能制造技术1.CMOS–基础工艺–低功耗和低噪音2.BJT–晶体管工艺–高频率和高速率3.BCD–模拟与数字工艺结合–适用于汽车、医疗和航空等领域4.MEMS–微电子机械系统–功能丰富的微型机械装置制造挑战1.芯片尺寸缩小–越来越小的芯片尺寸–需要更精密的光刻技术和更高的抗干扰能力2.成本控制–竞争日益激烈–芯片制造成本需要持续降低3.故障排除–单个芯片上有上亿个晶体管–如何排查其中的问题是一个挑战结论集成电路生产工艺是一个非常复杂的过程，需要各个流程相互合作，使用最新的技术和设备。
随着时间的推移，它将继续进化和改进，以满足越来越高的市场需求和更严格的质量控制。
制造趋势1.三维IC制造技术–将多个芯片堆叠在一起，以提高芯片效率和成本效益2.全球晶圆制造技术–分布式制造技术可帮助降低成本–全球晶圆制造可促进产业链的全球化3.自动化技术–机器学习和人工智能将推动制造工艺的自动化–减少人为干扰和错误应用领域1.通信–集成电路的高速率和低功耗等特点十分适合通信应用2.计算机–处理器、内存、存储等都需要集成电路–集成电路的不断进步也推动了计算机性能的提升3.汽车–外部环境复杂，需要集成电路来实现各种功能–集成电路技术适合于汽车电子系统的小型化和高度集成化4.医疗–集成电路技术在医疗成像、生物传感器和仿生器件等方面有广泛应用–提升了医疗设备的精度和可靠性结语随着各种工业领域的发展和需要，集成电路生产工艺将继续前进和改进。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
? 宏力 8英寸晶圆0.25/0.18 ? mCMOS工艺 ? 华虹 NEC 8英寸晶圆0.25? mCMOS工艺 ? 台积电(TSMC) 在松江筹建 8英寸晶圆0.18
? mCMOS工艺 ? 联华(UMC) 在苏州筹建 8英寸晶圆0.18
? mCMOS工艺等等。
2013-4-18
韩良
8
集成电路设计原理
通过因特网传送到代工单位。
2013-4-18
韩良
5
集成电路设计原理
国际微电子中心
引言
5. 掩模与流片
? 代工单位根据设计单位提供的 GDS-Ⅱ格式的版图 数据，首先制作掩模（ Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
? 一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
8. 芯片工程与多项目晶圆计划
2013-4-18
韩良
11
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
? 多项目晶圆 MPW（multi-project wafer) 技术服 务是一种国际科研和大学计划的流行方式。
? MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片（Macro-Chip ）上然后以步进的 方式排列到一到多个晶圆上，制版和硅片加工 费用由几十种芯片分担，极大地降低芯片研制 成本，在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
（Simulation Program with IC Emphasis）参
数，版图设计用的 层次定义，设计规则 ，晶体管 、电阻、电容等元件和通孔（ VIA）、焊盘等基 本结构的版图 ，与设计工具关联的 设计规则检查 （DRC）、参数提取（ EXT）和版图电路对照（ LVS）用的文件。
2013-4-18
?设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
?无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2013-4-18
韩良
2
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
?芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。
?代工方式已成为集成电路技术发展的一个 重要特征。
2013-4-18
韩良
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
? 首先，代工单位将经过前期开发确定的一套 工艺 设计文件PDK（Pocess Design Kits )通过因特网传 送给设计单位。
? PDK文件包括：工艺电路模拟用的 器件的SPICE
2013-4-18
韩良
15
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么？ 3.器件之间是如何隔离的？ 4.器件的电极是如何引出的？ 5.埋层的作用？
2013-4-18
韩良
16
集成电路设计原理
国际微电子中件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
? 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
2013-4-18
韩良
10
集成电路设计原理
国际微电子中心
Relation of F&F( 无生产线与代工的关系 )
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
2013-4-18
韩良
12
集成电路设计原理
代工单位与其他单位关系图
国际微电子中心
2013-4-18
韩良
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
2013-4-18
韩良
14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的 PN结隔离工艺
? 上海先进半导体公司 (1 ? mCOS工艺) ? 首钢NEC(1.2/0.18 ? mCOS工艺) ? 上海华虹NEC(0.35 ? mCOS工艺) ? 上海中芯国际 (8英寸晶圆0.25/0.18 ? mCOS
工艺)
2013-4-18
韩良
7
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
? 在一张张掩模的参与下，工艺工程师完成 芯片的 流水式加工 ，将版图数据定义的图形最终有序的 固化到芯片上 。这一过程通常简称为“ 流片”。
2013-4-18
韩良
6
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
? 无锡上华（ 0.6/0.5 ? mCOS和4 ? mBiCMOS 工艺)
集成电路设计原理
国际微电子中心
第一章 集成电路制造工艺流程
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
2013-4-18
韩良
1
集成电路设计原理
国际微电子中心
引言
1.无生产线集成电路设计技术
?随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。
7. 境外代工厂家一览表
国际微电子中心
2013-4-18
韩良
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
? F&F(Fabless and Foundry) 模式 ? 工业发达国家通过组织 无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
韩良
4
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
? 设计单位根据研究项目提出的技术指标 ，在自己 掌握的电路与系统知识 的基础上，利用 PDK提供 的工艺数据 和CAD/EDA 工具，进行 电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规
则检查DRC、参数提取和版图电路图对照 LVS， 最终生成通常称之为 GDS-Ⅱ格式的版图文件 。再
? mCMOS工艺 ? 联华(UMC) 在苏州筹建 8英寸晶圆0.18
? mCMOS工艺等等。
2013-4-18
韩良
8
集成电路设计原理
通过因特网传送到代工单位。
2013-4-18
韩良
5
集成电路设计原理
国际微电子中心
引言
5. 掩模与流片
? 代工单位根据设计单位提供的 GDS-Ⅱ格式的版图 数据，首先制作掩模（ Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
? 一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
8. 芯片工程与多项目晶圆计划
2013-4-18
韩良
11
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
? 多项目晶圆 MPW（multi-project wafer) 技术服 务是一种国际科研和大学计划的流行方式。
? MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片（Macro-Chip ）上然后以步进的 方式排列到一到多个晶圆上，制版和硅片加工 费用由几十种芯片分担，极大地降低芯片研制 成本，在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
（Simulation Program with IC Emphasis）参
数，版图设计用的 层次定义，设计规则 ，晶体管 、电阻、电容等元件和通孔（ VIA）、焊盘等基 本结构的版图 ，与设计工具关联的 设计规则检查 （DRC）、参数提取（ EXT）和版图电路对照（ LVS）用的文件。
2013-4-18
?设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
?无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2013-4-18
韩良
2
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
?芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。
?代工方式已成为集成电路技术发展的一个 重要特征。
2013-4-18
韩良
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
? 首先，代工单位将经过前期开发确定的一套 工艺 设计文件PDK（Pocess Design Kits )通过因特网传 送给设计单位。
? PDK文件包括：工艺电路模拟用的 器件的SPICE
2013-4-18
韩良
15
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么？ 3.器件之间是如何隔离的？ 4.器件的电极是如何引出的？ 5.埋层的作用？
2013-4-18
韩良
16
集成电路设计原理
国际微电子中件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
? 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
2013-4-18
韩良
10
集成电路设计原理
国际微电子中心
Relation of F&F( 无生产线与代工的关系 )
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
2013-4-18
韩良
12
集成电路设计原理
代工单位与其他单位关系图
国际微电子中心
2013-4-18
韩良
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
2013-4-18
韩良
14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的 PN结隔离工艺
? 上海先进半导体公司 (1 ? mCOS工艺) ? 首钢NEC(1.2/0.18 ? mCOS工艺) ? 上海华虹NEC(0.35 ? mCOS工艺) ? 上海中芯国际 (8英寸晶圆0.25/0.18 ? mCOS
工艺)
2013-4-18
韩良
7
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
? 在一张张掩模的参与下，工艺工程师完成 芯片的 流水式加工 ，将版图数据定义的图形最终有序的 固化到芯片上 。这一过程通常简称为“ 流片”。
2013-4-18
韩良
6
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
? 无锡上华（ 0.6/0.5 ? mCOS和4 ? mBiCMOS 工艺)
集成电路设计原理
国际微电子中心
第一章 集成电路制造工艺流程
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
2013-4-18
韩良
1
集成电路设计原理
国际微电子中心
引言
1.无生产线集成电路设计技术
?随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。
7. 境外代工厂家一览表
国际微电子中心
2013-4-18
韩良
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
? F&F(Fabless and Foundry) 模式 ? 工业发达国家通过组织 无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
韩良
4
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
? 设计单位根据研究项目提出的技术指标 ，在自己 掌握的电路与系统知识 的基础上，利用 PDK提供 的工艺数据 和CAD/EDA 工具，进行 电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规
则检查DRC、参数提取和版图电路图对照 LVS， 最终生成通常称之为 GDS-Ⅱ格式的版图文件 。再