DDS基本原理 文档
DDS技术的工作原理
DDS是一种把一系列数字形式的信号通过数/模转换器转换成模拟量形式的信号合成技术。
DDS有两种基本合成方式：一种是根据正弦函数关系式，按照一定的时间间隔利用计算机进行数字递推关系计算，求解瞬时正弦函数幅值并实时的送入数/模变换器，从而合成出所要求的频率的正弦波信号，这种合成方式具有电路简单、成本低的特点，并且合成信号的频率分辨率可以做到很高；另一种就是利用硬件电路取代计算机软件运算过程，即利用高速存储器做查询表，通过高速数/模转换器产生已经用数字形式存入的正弦波，这是目前使用最广泛的一种直接数字频率合成方法。
根据奈奎斯特取样定理，对于任意一个频率带宽为B的连续信号()
f t进行抽样, 只要这些取样值的时间间隔小于1/2B，则这样表示是包含连续信号()
f t的全部信息的。
再对抽样后的信号进行量化，则原来的模拟信号()
f t就变成了一系列的数字序列。
将这一系列的量化值通过一定的手段固化在只读存储器中，每个存储单元的地址即是对应的相位取样地址，存储单元的内容即是已经量化了的正弦波幅值。
这样一个只读存储器就构成了一个与2 周期内相位取样相对应的正弦函数功能表。
在一定频率的时钟信号的作用下，通过一个线性的计数时序数列发生器所产生的取样地址对已得到的正弦波形存储器进行循环扫描，近而周期性的读取存储器中的数据，其输出通过数/模转换器以及低通滤波器就可以合成一个完整的具有一定频率的正弦波了。
图表 1 DDS技术的原理图
图1中的参考频率源是一个高稳定的晶振，其输出信号用于提供DDS中各部件的同步工作。
N位数据锁存器用于接收外部控制器送来的频率控制参数，把这些数据送到N位相位累加器中的加法器数据输入端，在外部信号未改变合成信号频率指令前，N位数据锁存器中的数据保持不变。
相位累加器由N位加法器与N位累加寄存器级联构成，如下图：
图表2 相位累加器
每来一个时钟脉冲，N 位加法器就将数据锁存器输出的频率控制数据K 与N 位累加寄存器输出的累加相位相加，相加后的结果送至N 位累加寄存器的数据输入端。
累加寄存器则将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。
这样，相位累加器在参考频率时钟的作用下，不断对频率控制数据进行线性相位累加，当累加器累积满量时就会产生一次溢出，从而完成一次周期性动作，这个动作就是DDS 合成信号的一个频率周期，累加器的溢出频率就是DDS 输出信号的频率。
对于具有M 个相位取样的正弦波波形存储器，DDS 输出最低频率即频率控制字设置为1时，读出一个周期的信号需要M 个参考频率时钟周期，相当于输出一个频率为min /C f f M =的正弦波合成信号。
若频率控制数据为K ，读出一个周期的信号需要/M K 个参考时钟周期，合成信号的频率为/o C f f K M =，这就是DDS 输出信号的频率关系表达式，DDS 的频率分辨率为/C f f M ∆=，其中2N M =。
在直接数字合成器中，正弦函数波形存储器（ROM ）的字节数决定了相位量化误差，每个单元内的比特数决定了幅度量化误差。
在实际的DDS 中，利用正弦波的对称性，360O 范围内的幅、相点可以减少到90O 以内，以降低ROM 的内存容量。
由于数/模转换器实际上是以固定的时钟速率c f 对不同频率的正弦波进行取样合成的，随着输出频率o f 的增加，相位取样数量减少，相位量化误差加大，量化噪声和杂波加大，根据取样定理的条件，DDS 理论上输出的最大频率为max /2c f f =，实际工作中最大频率max /2O c f f ≈。
一文看懂DDS原理、混叠、幅度调制
一文看懂DDS原理、混叠、幅度调制DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。
其基本架构如图1所示。
该简化模型采用一个稳定时钟来驱动存储正弦波(或其它任意波形)一个或多个整数周期的可编程只读存储器(PROM)。
随着地址计数器逐步执行每个存储器位置，每个位置相应的信号数字幅度会驱动DAC，进而产生模拟输出信号。
最终模拟输出信号的频谱纯度主要取决于DAC。
相位噪声主要来自参考时钟。
DDS是一种采样数据系统，因此必须考虑所有与采样相关的问题，包括量化噪声、混叠、滤波等。
例如，DAC输出频率的高阶谐波会折回奈奎斯特带宽，因而不可滤波，而基于PLL的合成器的高阶谐波则可以滤波。
此外，还有其它几种因素需要考虑，稍后将会讨论。
图1：直接数字频率合成系统的基本原理这种简单DDS系统的基本问题在于，最终输出频率只能通过改变参考时钟频率或对PROM重新编程来实现，非常不灵活。
实际DDS系统采用更加灵活有效的方式来实现这一功能，即采用名为数控振荡器(NCO)的数字硬件。
图2所示为该系统的框图。
图2：灵活的DDS系统系统的核心是相位累加器，其内容会在每个时钟周期更新。
相位累加器每次更新时，存储在△相位寄存器中的数字字M就会累加至相位寄存器中的数字。
假设△相位寄存器中的数字为00...01，相位累加器中的初始内容为00...00。
相位累加器每个时钟周期都会按00...01更新。
如果累加器为32位宽，则在相位累加器返回至00 (00)前需要232(超过40亿)个时钟周期，周期会不断重复。
相位累加器的截断输出用作正弦(或余弦)查找表的地址。
查找表中的每个地址均对应正弦波的从0°到360°的一个相位点。
查找表包括一个完整正弦波周期的相应数字幅度信息。
(实际上，只需要90°的数据，因为两个MSB中包含了正交数据)。
dds原理
dds原理
DDS（数据分发服务）原理是一种用于实时数据传输的通信协议和架构。
它提供了一种分布式系统中的组件之间进行数据传输和通信的方式，以支持实时应用的开发和部署。
DDS的核心是一种基于发布-订阅模型的消息传递范式。
在DDS中，数据发布者（Publisher）将数据发布到一个或多个特定的主题（Topic）上，而数据订阅者（Subscriber）则通过订阅这些主题，以接收相应的数据。
DDS采用了一种分散式的数据管理和传输机制，以保证高效和实时性。
它通过在网络上建立一种称为数据分发域（Domain）的逻辑区域，将发布者和订阅者组织在同一个域中。
在域内，DDS负责管理数据的传输和分发，包括数据发布和订阅、消息传输、数据筛选和过滤等。
DDS的数据传输是以数据样本（Sample）为单位进行的。
发布者将数据以样本的形式发送给DDS，DDS在域内将样本传输给所有订阅该主题的订阅者。
订阅者同样以样本的形式接收数据，并可以根据需要对数据进行处理、存储或展示。
为了保证实时性，DDS使用了多种优化技术。
例如，DDS支持基于时间的数据筛选和过滤，订阅者可以指定只接收特定时间范围内的数据。
此外，DDS还支持数据压缩和数据分区等技术，以提高数据传输的效率和可扩展性。
总之，DDS通过发布-订阅模型和分布式的数据管理和传输机
制，为实时应用的开发和部署提供了一种高效和可靠的通信方式。
它可以广泛应用于各种实时系统中，包括航天航空、智能交通、工业控制、医疗设备等领域。
DDS基本原理及技术指南
DDS基本原理及技术指南DDS全称为Direct Digital Synthesis（直接数字合成），是一种数字信号处理技术，广泛应用于频率合成、载波信号生成和频率调制等领域。
本文将介绍DDS的基本原理以及一些技术指南。
一、DDS原理DDS技术利用数字信号处理器（DSP）和数字锁相环（PLL）的协同工作实现信号的合成。
其基本原理如下：1.参考信号生成：DDS系统首先需要一个参考信号作为频率和相位参考。
这个参考信号可以是一个精确的时钟信号或者一个外部输入信号。
参考信号经过A/D转换器（模数转换器）转换为数字信号。
2.累加器：DDS系统会将参考信号的数字表示输入到一个累加器中。
累加器根据输入的数字信号进行累加操作，并且通过加法操作可以改变每一步的累加值。
3.相位累加器：累加器的输出值作为相位累加器的输入。
相位累加器也是一个累加器，但是其输出值作为频率合成器的输入。
相位累加器的输出值会被用来计算输出信号的相位。
4.乘法器/其它运算器：DDS系统还可能包含一个乘法器或其它运算器。
乘法器可以用来改变输出信号的幅度，以及实现频率调制等功能。
5.数字控制端口：DDS系统通常还包括一个数字控制端口，用来接受用户输入的频率、相位和幅度等参数。
这可以通过软件或者硬件的方式进行设置。
二、DDS技术指南以下是一些关于使用DDS技术的指南：1.选择合适的DDS芯片：根据需要合成的信号频率范围、分辨率和精度等要求，选择合适的DDS芯片。
一些常用的DDS芯片有AD9850、AD9851等。
2.谐波抑制：DDS系统在生成频率时会产生一定的谐波。
为了保持输出信号的纯净性，需要采取一些方法来抑制谐波。
常见的方法有使用低通滤波器、改变采样率等。
3.防止相位突变：相位突变会引起频谱中出现额外的频谱成分，影响输出信号的质量。
为了避免相位突变，可以通过调整累加器的初始相位或者采用相位预置技术。
4.频率和相位调制：DDS技术可以很方便地实现频率和相位调制。
DDS原理
累加器的工作示意图
设相位累加器的位宽为2N, Sin表的大小为2p,累加 器的高P位用于寻址Sin表. 时钟Clock的频率为fc, 若累加器按步进为1地累加 直至溢出一遍的频率为
f out
fc N 2
若以M点为步长,产生的信号频率为
f out fc M N 2
M称为频率控制字
该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一 个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正 弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦 波中 0~360o 范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数 字量信号，驱动DAC，输出模拟量。相位寄存器每经过2N/M 个 fc 时钟后回到初始状态， 相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。输出 正弦波周期为 N
AD9830
芯片特性 +5V电压供电 50MHz频率 片内正弦查询表 片内10位数模转换器 并行数据接口 掉电功能选择 250mW功耗 48引脚薄方扁封装 （TQFP）
DDS的信号质量分析
取样系统信号的频谱
镜像频率分量为－60dB，而其他各种杂散分量 分布在很宽的频带上，其幅值远小于镜像频率分量。 D/A之后用的低通滤波器可用来滤去镜像频率分量， 谐波分量和带外杂散分量。第一个镜像频率分量 最靠近信号频率，且幅度最大，实际应用时， 应尽量提高采样时钟频率，使该分量远离低通 滤波器的带宽,以减少低通滤波器的制作难度。
1 fo fr N
f o f r1 f r 2
PLL
为了使输出频率有更高的分辨率,常用到多 环频率合成和小数分频等技术. 随着频率分辨率的提高,PLL的锁定时间也 越长,频率变化越慢.
DDS信号发生器原理（1）
2 基本原理2.1 直接数字频率合成器直接数字合成（Direct Digital Synthesis，简称DDS）技术是从相位概念出发，直接对参考正弦信号进行抽样，得到不同的相位，通过数字计算技术产生对应的电压幅度，最后滤波平滑输出所需频率。
2.1.1 DDS工作原理下面，通过从相位出发的正弦函数产生描述DDS的概念。
图1表示了半径R为1的单位圆，半径R绕圆心旋转与X轴的正方向形成夹角θ(t)，即相位角。
图1 单位圆表示正弦函数S= R sinθ(t)DDS的原理框图如图2所示。
图中相位累加器可在每一个时钟周期来临时将频率控制字（FTW）所决定的相位增量M累加一次，如果记数大于2N，则自动溢出，而只保留后面的N位数字于累加器中[9]。
图2 DDS原理框图DDS的数学模型可归结为：在每一个时钟周期Tc内，频率控制字M与N比特相位累加器累加一次，并同时对2N取模运算，得到的和（以N位二进制数表示）作为相位值，以二进制代码的形式去查询正弦函数表ROM，将相位信息转变成相应的数字量化正弦幅度值，ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号，最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号。
由于ROM表的规模有限，相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值。
正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点，可见只需改变查询表内容就可实现不同的波形输出。
2.1.2 DDS的结构DDS的基本结构包括相位累加器、正弦查询表（ROM）、数模转换器（DAC）和低通滤波器（LPF），其中从频率控制字到波形查询表实现由数字频率值输入生成相应频率的数字波形，其工作过程为：⑴确定频率控制字M；⑵在时钟脉冲fc的控制下，该频率控制字累加至相位累加器生成实时数字相位值；⑶将相位值寻址ROM转换成正弦表中相应的数字幅码。
模块DAC实现将数字幅度值高速且线性地转变为模拟幅度值，DDS产生的混叠干扰由DAC之后的低通滤波器滤除]7[。
DDS基本原理_文档
图表 2
相位累加器
每来一个时钟脉冲，N 位加法器就将数据锁存器输出的频率控制数据 K 与 N 位累 加寄存器输出的累加相位相加，相加后的结果送至 N 位累加寄存器的数据输入 端。 累加寄存器则将加法器在上一个时钟作用后所产生的新相位数据反馈到加法 器的输入端， 以使加法器在下一个时钟的作用下继续与频率控制数据相加。 这样， 相位累加器在参考频率时钟的作用下，不断对频率控制数据进行线性相位累加， 当累加器累积满量时就会产生一次溢出，从而完成一次周期性动作，这个动作就 是 DDS 合成信号的一个频率周期， 累加器的溢出频率就是 DDS 输出信号的频率。 对于具有 M 个相位取样的正弦波波形存储器， DDS 输出最低频率即频率控 制字设置为 1 时，读出一个周期的信号需要 M 个参考频率时钟周期，相当于输 出一个频率为 f min fC / M 的正弦波合成信号。若频率控制数据为 K ，读出一个 周期的信号需要 M / K 个参考时钟周期，合成信号的频率为 fo fC K / M ，这就 是 DDS 输出信号的频率关系表达式， DDS 的频率分辨率为 f fC / M ，其中 M 2N 。 在直接数字合成器中，正弦函数波形存储器（ROM）的字节数决定了相位量 化误差，每个单元内的比特数决定了幅度量化误差。在实际的 DDS 中，利用正 弦波的对称性，360 范围内的幅、相点可以减少到 90 以内，以降低 ROM 的内存 容量。由于数/模转换器实际上是以固定的时钟速率 f c 对不同频率的正弦波进行 取样合成的，随着输出频率 f o 的增加，相位取样数量减少，相位量化误差加大， 量化噪声和杂波加大，根据取样定理的条件， DDS 理论上输出的最大频率为 f max fc / 2 ，实际工作中最大频率 1
DDS 技术的原理图
DDS 工作原理
DDS 工作原理
DDS(数据分发服务)工作原理是通过实时数据分发技术，将数据从一个源节点传输到一个或多个目标节点的一种机制。
它主要通过以下几个步骤实现：
1. 建立连接：源节点与目标节点之间建立稳定的连接通道，这可以通过TCP/IP协议来完成。
建立连接后，源节点可以将数据发送给目标节点。
2. 数据发布：源节点将需要传输的数据打包成特定的格式，并发布到网络上。
数据可以是实时的传感器数据、状态信息、控制命令等。
发布的数据可以被多个目标节点订阅和接收。
3. 订阅数据：目标节点可以对感兴趣的数据进行订阅。
订阅可以通过多种方式实现，如按主题、按数据类型或按特定条件进行订阅。
订阅后，目标节点将接收到源节点发布的相关数据。
4. 数据传输：源节点通过建立的连接通道将数据传输给目标节点。
传输可以是单向的，也可以是双向的。
数据的传输可以基于发布-订阅模式，也可以基于请求-响应模式。
5. 数据过滤和分发：目标节点可以对接收到的数据进行过滤和处理，以提取需要的信息。
数据过滤可以根据特定的条件或规则进行，以减少网络传输和数据处理的负担。
通过以上步骤，DDS可以实现源节点与目标节点之间的实时
数据传输和通信。
它具有高性能、可靠性和实时性的优点，可以用于各种实时应用，如实时控制系统、分布式计算等。
DDS原理
第一讲：DDS原理；第二讲：为什么能控制频率、波形、幅值；第三讲：为什么达不到预定的标准；第四讲：工程中的各个部分；第一讲DDS的原理DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS。
•DDS是从相位的概念直接合成所需波形的一种频率合成技术。
•不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。
DDS原理框图主要构成：内部：相位累加器，正弦查找表外围：DAC，LPF(低通滤波器)工作过程1、将存于ROM中的数字波形，经DAC，形成模拟量波形。
2、改变寻址的步长来改变输出信号的频率。
步长即为对数字波形查表的相位增量。
由累加器对相位增量进行累加,累加器的值作为查表地址。
3、DAC输出的阶梯形波形,经低通滤波，成为模拟波形。
频率控制在程序中，采样时钟是50M，N相位累加器的位宽是32，M频率控制字的位宽是16位；可以控制的最大的频率就是65535*50000000/4294967296=762Hz；相位控制波形存储正弦信号相位与幅度的对应关系可以将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。
波形中的每个采样点对应相位圆上的一个相位点。
相位累加器的值作为ROM的地址，读取ROM的相位幅度，实现相位到幅度的转换。
AD转换和滤波分析：DDS优点•频率分辨率高，可达2的N次。
•频率切换速度快，可达us量级。
•频率切换时相位连续。
•可以产生任意波形。
DDS缺点•输出频带范围有限。
•输出杂散大。
第二讲频率的控制在该工程中，有四个文件时用来控制频率的，如下：其中adder_32和reg32用来控制频率的快慢，请记住这样一个原理：波形的产生是通过产生一个ROM的寻址信号对存放波形的ROM进行寻址，然后得到ROM中的数据。
而寻址的快慢就是波形输出的频率，所以通过控制对ROM的寻址快慢就可以控制频率了。
这里控制频率的实现是通过一个32位的加法器和一个32位的寄存器进行寻址的；32位加法器的加数分别来自控制频率信号set_f和reg32模块反馈回来32为数，其实set_f就是32位加法器的一个步进值，同时也是ROM寻址的步进尺度。
DDS原理及实现
1 DDS 原理简介数字频率合成器（Direct Digital Synthesizer ）是从相位概念出发直接合成所需波形的一种频率合成技术。
一个直接数字频率合成器由相位累加器、加法器、波形存储ROM 、D/A 转换器和低通滤波器（LPF ）构成。
DDS 的原理框图如图1.2所示：图1.2 DDS 原理框图其中K 为频率控制字、P 为相位控制字、W 为波形控制字、clk f 为参考时钟频率，N 为相位累加器的字长，D 为ROM 数据位及D/A 转换器的字长。
相位累加器在时钟clk f 的控制下以步长K 作累加，输出的N 位二进制码与相位控制字P 、波形控制字W 相加后作为波形ROM 的地址，对波形ROM 进行寻址，波形ROM 输出D 位的幅度码S(n)经过D/A 转换器变成阶梯波S(t)，再经过低通滤波器平滑后就可以得到合成的信号波形。
合成的信号波形的形状取决于波形ROM 中存放的幅度值，因此用DDS 可以产生任意波形。
这里我们用DDS 实现正弦波的合成。
A ） 频率预置与调节电路K 被称为频率控制字,也叫相位增量.DDS 方程为： 2N out fclk Kf ⋅=，out f 为输出频率，clk f 为时钟频率。
当K=1时，DDS 输出最低频率（也即频率分辨率）为2N clk f ，而DDS 的最大输出频率由Nyquist 采样定理决定，即2clk out f f =，也就是说K 最大值为21N -。
因此，只要N 足够大，DDS 可以得到很细的频率间隔。
要改变DDS 的输出频率，只要改变频率控制字K 即可。
B ） 累加器相位累加器由N 位加法器与N 位寄存器级联构成。
每来一个时钟脉冲clk f ，加法器将频率控制字K 与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。
寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟的作用下继续与频率控制字进行相加。
DDS电路设计
DDS 电路设计摘要本文介绍了DDS的原理，给出了用Altera Cyclone 1 EP1CQ240C8 FPGA芯片实现直接数字频率合成器的工作原理、设计思路、电路结构和仿真结果以及频谱纯度分析。
关键词:直接数字频率合成(DDS);现场可编程门阵列(FPGA);相位累加器一、DDS原理概述1、DDS在基本原理框图如图所示。
它主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。
其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。
DDS的实质是对相位进行可控等间隔的采样。
为实现全数字化的频率可调的频率合成器，本系统基于FPGA采用Verilog HDL设计而成直接数字频率合成器（DDS）。
系统由加法器、累加寄存器、波形存储器、D/A转换器、低通滤波器构成。
在FPGA 里面做到的是D/A转换器之前的部分。
图一DDS原理图DDS系统的核心是相位累加器，它由一个N位累加器与N位相位寄存器构成。
时钟脉冲每触发一次，累加器便将频率控制数据与相位寄存器输出的累加相位数据相加，然后把相加后的结果送至相位寄存器的数据输入端。
相位寄存器将累加器在上一个时钟作用后所产生的新相位数据反馈到累加器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。
这样，相位累加器在参考时钟的作用下将进行线性相位累加，当相位累加器累加满时，就会产生一次溢出，以完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，相位累加器的溢出频率就是DDS输出的信号频率。
2、DDS参数计算相位寄存器每经过2N/M 个f c 时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS 系统输出一个正弦波。
输出正弦波频率：2NC outff M •=本设计中，N=10,M 为位宽为32的频率控制字，fc=20Mhz二、DDS 电路结构设计1、电路描述接口信号名称 位宽 方向 描述 备注 freq 32 输入 输入频率字reset 1 输入 复位 高电平异步复位 clock 1 输入 时钟 上升沿有效 sinout 8输出输出波形2补码格式2、电路结构DDS 模块RTL Viewer累加器ACC模块RTL ViewerROM模块RTL Viewer三、DDS电路仿真结果1、Quartus时序仿真设定时序分析工具为Class timing analyzer tool，观察电路最大运行频率fMAX用二补码格式观察2、Modelsim时序仿真参考时钟fc=20Mhz(1)当freq =32'b0000_0001_0000_0000_0000_0000_0000_0000; Modelsim仿真波形如图fo = 78Khz(2)当freq =32'b0000_0010_0000_0000_0000_0000_0000_0000; Modelsim仿真波形如图fo = 156Khz(3)当freq =32'b0000_0100_0000_0000_0000_0000_0000_0000; Modelsim仿真波形如图fo =(4)当freq =32'b0000_1000_0000_0000_0000_0000_0000_0000; Modelsim仿真波形如图fo = 625Khz四、频谱纯度分析（原始信号）频率控制字为32'h08000000时间012345678910x 106X: 6.25e+005Y: 89.17（幅度-频率曲线）频率控制字为32'h08000000频率/Hz幅度/d B（原始信号）频率控制字为32'h04000000时间x 106（幅度-频率曲线）频率控制字为32'h04000000频率/Hz幅度/d B20040060080010001200（原始信号）频率控制字为32'h02000000时间x 106（幅度-频率曲线）频率控制字为32'h02000000频率/Hz幅度/d B（原始信号）频率控制字为32'h01000000时间012345678910x 106（幅度-频率曲线）频率控制字为32'h01000000频率/Hz幅度/d B可见，随着频率控制字的减小，频谱的杂散现象越来越严重。