1--集成电路版图设计概述

12
版图设计流程
熟悉所需文件
工艺厂商提 供：.tf .display Design rule 、DRC LVS 文件、 PDK、ESD文件、金属阻 值文件
对电路的了解
版图布局布线
DRC/LVS
GDSII to FAB
13
版图设计流程
版图设计主要包括模块设计、芯片规划、布局、布线
等，是一个组合规划和巧拼图形的工作。在一个规则形伏
11
版图设计的意义
集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节，它不仅关系到集成电路的功能是否正 确，而且也会极大程度地影响集成电路的性能、成本与 功耗。
版图设计需要设计者具有电路系统原理与工艺制造方面 的基本知识，设计出一套符合设计规则的“正确”版图也许 并不困难，但是设计出最大程度体现高性能、低功耗、低成 本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本 事。
大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据这些信息来制造掩膜。
5
电路、版图与剖面图
VG VDD Vo
S P+
D P+
D n+
n+
S
VSS
P-阱
N-Si
CMOS倒相器截面图 VDD Vi
PMOS
Vo
NMOS
VSS CMOS倒相器
6
CMOS反相器的剖面图和版图
7
D触发器版图（CMOS工艺）
8
版图的层定义（例）
N-well P+ implant poly1 contact active N+ implant poly2 metal1
via
High Resistor
metal2
9
版图设计
版图设计是创建工程制图（网表）的精确的物理描述过程，
即定义各工艺层图形的形状、尺寸以及不同工艺层的相对 位置的过程。
20
数字版图设计的工具
– Synopsys

Synthesis Astro Star-RC PrimeTimer Calibre
---综合工具，DC (Design Compiler) ---版图布局布线工具 P&R ---版图寄生参数提取 ---静态时序分析工具 ---版图检查
– Mentor
（一般为长方形）平面区域内不重叠地布局多个模块（亦称
部件），在各模块之间按电路连接信息的要求逐行布线。 版图设计是从逻辑信息向几何信息的转换。
14
版图设计流程
一、模块设计 芯片设计中最小的单位是元件，设计过程从元件（MOS管、电 阻电容等），门电路，基本单元，宏单元，到芯片，从小到大 进行。基本单元和宏单元可视为模块。模块设计是最基本的环 节。 二、芯片规划
17
版图设计规则


由于器件的物理特性和工艺的限制，芯片上物理层的 尺寸进而版图的设计必须遵守特定的规则。
这些规则通常规定芯片上诸如金属和多晶硅的互连或 扩散区等物理现象的最小允许线宽、最小特征尺寸以 及最小允许间隔。 制定设计规则的主要目的是为了在制造时能用最小的 硅片面积达到较高的成品率和电路可靠性。

18
设计规则与性能和成品率的关系


严格遵守设计规则可以极大地避免由于短路、断路造 成的电路失效和容差以及寄生效应引起的性能劣化。
一般来讲，设计规则反映了性能和成品率之间可能的 最好的折衷。 设计规则并不是区分错误设计和正确设计的分界线。 遵守版图设计规则通常大大增加电路成品率的可能性。
根据已知的模块数量和线网连接表来估算芯片面积，其中模块 大约占用一半，另一半用来作为布线通道。 三、布局 布局是指如何把各个模块合理地排布在芯片上，怎样确定每个 模块的最佳位置，以使占用芯片面积为最小且布线结果又最好。
15
版图设计流程
四、布线 模块位置确定之后，把各个模块的相应端口按一定的规则 和电路的要求，用互连线连接起来。布线应达到下列要求： a) 布线的总长度最短； b) 分布均匀； c) 布通率尽可能达到100％。 布线的优劣决定电路的工作速度和芯片面积大小。决定 VLSI芯片工作速度的主要因素，实际上往往不是MOS或双极晶 体管本身，而是互连线造成的延迟。过长的互连线使电路性能 降低。当自动布线难以达到100％的布通率时，可用人机交互方 式进行人工干涉。
任春明 2014年6月16日
课程内容
介绍集成电路版图设计的设计方法和流程
Cadence软件的使用环境设置 学习版图编辑软件、 设计CMOS反相器 设计CMOS反相器及门电路的版图 学习使用版图设计的验证工具 Diva / Dracula 工具使用
2
准备工作
服务器（redhat系统）： hpserver192 ( 192.168.0.192 hpserver193 ( 192.168.0.193 hpserver194 ( 192.168.0.194 hpserver195 ( 192.168.0.195 hpserver196 ( 192.168.0.196 hpserver197 ( 192.168.0.197 账号：学号

21
模拟版图设计的工具
– Cadence

Virtuoso Dracula Assura Diva Calibre Laker
---版图编辑工具 ---版图检查 ---版图检查 ---版图检查 ---版图检查 ---版图编辑工具
– Mentor

– Synopsys (原Spring soft)
Baidu Nhomakorabea
违反某些具体设计规则可使电路性能改进的可能性也 越大，这种改进可能是以牺牲成品率为代价的。
19
数字版图和模拟版图区别
数字版图设计 主要设计数字电路； 规模：器件众多，达到百万、千万门级 ； 目标：使用版图单元库支持； 工具：使用专业的综合、布局、布线工具等实现自动化过程； 工艺：数字工艺 模拟版图设计 主要设计模拟电路； 规模：器件相对较少，一般不超过几百、上千器件； 目标：针对专用芯片，需要特定设计； 工具：基本上是由版图设计师的设计版图； 工艺：模拟工艺
16
版图设计规则
设计规则 因IC制造水平及物理极限效应对版图几何尺寸提出的 限制要求； 是各集成电路制造厂家根据本身的工艺特点和技术水 平而制定的； 设计人员与工艺人员之间的接口与“协议”； 版图设计必须无条件的服从的准则。 用特定工艺制造电路的物理掩膜版图都必须遵循一系 列几何图形排列的规则，这些规则称为版图设计规则。

22
版图设计的重要性：
集成电路设计的最终目标；
电路功能和性能的物理实现；
布局、布线方案决定着芯片正常工作、面积、速度； 经验很重要。
10
版图设计
版图设计的目标： 满足电路功能、性能指标、质量要求 尽可能节省面积，以提高集成度，降低成本 尽可能缩短连线，以减少复杂度，缩短延时、改善可靠 性
工作目录：账号/icfb/
) ) ) ) ) )
ftp://192.168.0.172
3
集成电路版图设计
什么是版图
什么是版图设计 版图设计流程 数字版图设计流程 模拟版图设计流程 版图设计方法
4
版图的概念
版图(Layout)是集成电路设计者将设计并模拟优化后
的电路转化成的一系列几何图形，它包含了集成电路的尺寸