信号完整性和PCB板EMI规则

二极管端接的缺点在于：二极管的开关速度一般很难做到很 二极管端接的缺点在于： 因此对于较高速的系统不适用。 快，因此对于较高速的系统不适用。
• (2)串行端接 (2)串行端接
• 串行端接是通过在尽量靠近源端的位置串行插入一个电阻
RS（典型10 到75 ）到传输线中来实现的，如图8所示。 RS（典型10 到传输线中来实现的，如图8所示。 串行端接是匹配信号源的阻抗， 串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加 上驱动源的输出阻抗应大于等于传输线阻抗（ 上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻 尼）.这种策略通过使源端反射系数为零从而抑制从负载 反射回来的信号（负载端输入高阻，不吸收能量） 反射回来的信号（负载端输入高阻，不吸收能量）再从源 端反射回负载端。 端反射回负载端。
•
图2 理想传输线模型及相关参数
理想的情况是当R0＝ ＝ 时 理想的情况是当 ＝Z0＝RL时，传输线的阻 抗是连续的，不会发生任何反射， 抗是连续的，不会发生任何反射，能量一半消 耗在源内阻R0上 另一半消耗在负载电阻RL 耗在源内阻 上，另一半消耗在负载电阻 传输线无直流损耗）。 上（传输线无直流损耗）。
• 在高速数字系统中，传输线上阻抗不匹配会引起 在高速数字系统中，
信号反射， 信号反射，那么减小和消除反射的方法是根据传 输线的特性阻抗在其发送端或接收端进行终端阻 抗匹配， 抗匹配，从而使源反射系数或负载反射系数为零 传输线的长度符下式的条件应使用端接技术。 tr L> 2 t pdL tpdL为传输线上每单位长度的带载传输延迟。即 为传输线上每单位长度的带载传输延迟。 小于2T 当tr小于2TD (TD为信号源端到终端的传输延迟 时)，源端完整的电平转移将发生在从传输线的接 收端反射回源端的反射波到达源端之前， 收端反射回源端的反射波到达源端之前，这时需 要使用端接匹配技术， 要使用端接匹配技术，否则会在传输线上引起振 铃
概念
• 信号完整性(SI)是指信号在电路中以正确 信号完整性(SI)是指信号在电路中以正确
的时序和电压作出响应的能力. 的时序和电压作出响应的能力.如果电路中 信号能够以要求的时序， 信号能够以要求的时序，持续时间和电压 幅度到达的IC,则该电路具有较好的信号完 幅度到达的IC,则该电路具有较好的信号完 整性,这是一种理想的情况.反之, 整性,这是一种理想的情况.反之,当信号不 能正常响应时,就出现了信号完整性问题. 能正常响应时,就出现了信号完整性问题.从 广义上来讲,信号完整性问题主要表现在5 广义上来讲,信号完整性问题主要表现在5 个方面:反射,串扰,延迟,同步切换噪声(SSN) 个方面:反射,串扰,延迟,同步切换噪声(SSN) 和电磁兼容性(EMI),这 和电磁兼容性(EMI),这5大方面也是互有关 并非完全划分开来. 联,并非完全划分开来.
•
• 式中，L为传输线线长，tr为源端信号的上升时间， 式中， 为传输线线长， 为源端信号的上升时间，
• 传输线的端接通常采用两种策略：（1）使负载 传输线的端接通常采用两种策略：（ ：（1
阻抗与传输线阻抗匹配，即并行端接（ 阻抗与传输线阻抗匹配，即并行端接（2）使源 阻抗与传输线阻抗匹配，即串行端接。 阻抗与传输线阻抗匹配，即串行端接。即如果负 载反射系数或源反射系数二者任一为零， 载反射系数或源反射系数二者任一为零，反射将 被消除。从系统设计的角度，应首选策略1 被消除。从系统设计的角度，应首选策略1，因 其是在信号能量反射回源端之前在负载端消除反 即使ρ 因而消除一次反射， 射，即使ρL＝0，因而消除一次反射，这样可以减 小噪声、电磁干扰（EMI）及射频干扰（RFI）， 小噪声、电磁干扰（EMI）及射频干扰（RFI）， 而策略2 而策略2则是在源端消除由负载端反射回来的信 即使ρ 负载端不加任何匹配）， 号，即使ρS＝0和ρL＝1（负载端不加任何匹配）， 只是消除二次反射，在发生电平转移时， 只是消除二次反射，在发生电平转移时，源端会 出现持续时间为2T 的半波波形，不过由于策略2 出现持续时间为2TD的半波波形，不过由于策略2 实现简单方便，在许多应用中也被广泛采用。 实现简单方便，在许多应用中也被广泛采用。两 种端接策略各有其优缺点， 种端接策略各有其优缺点，以下就简要介绍这两 类主要的端接方案
某些情况可以使用肖特基二极管或快速开关硅管进行传 输线端接， 输线端接，条件是二极管的开关速度必须至少比信号上升时 间快4倍以上。在面包板和底板等线阻抗不好确定的情况下， 间快4倍以上。在面包板和底板等线阻抗不好确定的情况下， 使用二极管端接即方便又省时。 使用二极管端接即方便又省时。如果在系统调试时发现振铃 问题，可以很容易地加入二极管来消除。 问题，可以很容易地加入二极管来消除。 • 典型的二极管端接如图所示。肖特基二极管的低正向电压 典型的二极管端接如图所示。 Vf（典型0.3到0.45V）将输入信号钳位到GROUND－ 降Vf（典型0.3到0.45V）将输入信号钳位到GROUND－ Vf和VCC＋Vf之间。这样就显著减小了信号的过冲（正尖 Vf和VCC＋Vf之间 这样就显著减小了信号的过冲（ 之间。 和下冲（负尖峰）。 ）。在某些应用中也可只用一个二极 峰）和下冲（负尖峰）。在某些应用中也可只用一个二极 管. • 二极管端接的优点在于：二极管替换了需要电阻和电容元 二极管端接的优点在于： 件的戴维宁端接或RC端接 端接， 件的戴维宁端接或RC端接，通过二极管钳位减小过冲与下 不需要进行线的阻抗匹配。 冲，不需要进行线的阻抗匹配。 尽管二极管的价格要高于电阻， 尽管二极管的价格要高于电阻， 但系统整体的布局布线开销也 许会减少， 许会减少，因为不再需要考虑 精确控制传输线的阻抗匹配。 精确控制传输线的阻抗匹配。
• (2)戴维宁（Thevenin）端接即分 (2)戴维宁（ 戴维宁
压器型端接，如右图示。 压器型端接，如右图示。它采用上 拉电阻R1和下拉电阻 构成端接电 和下拉电阻R2 拉电阻R1和下拉电阻R2构成端接电 通过R1和R2吸收反射 R1和 吸收反射。 阻，通过R1和R2吸收反射。R1和 R2阻值的选取由下面条件决定。 R2阻值的选取由下面条件决定 阻值的选取由下面条件决定。 R1的最大值由可接受的信号的最大上升时间（是RC充放 R1的最大值由可接受的信号的最大上升时间 的最大值由可接受的信号的最大上升时间（ RC充放 时间常数的函数）决定,R1 ,R1的最小值由驱动源的吸电流 电时间常数的函数）决定,R1的最小值由驱动源的吸电流 数值决定。R2的选择应满足当传输线断开时电路逻辑高电 数值决定。R2的选择应满足当传输线断开时电路逻辑高电 平的要求。 平的要求。戴维宁等效阻抗可表示为 RT=R1R2/R1+R2, 这里要求R 等于传输线阻抗Z 以达到最佳匹配。 这里要求RT等于传输线阻抗Z0以达到最佳匹配。此端接 方案虽然降低了对源端器件驱动能力的要求， 方案虽然降低了对源端器件驱动能力的要求，但却由于在 VCC和GROUND之间连接的电阻R1和R2从而一直在从系 GROUND之间连接的电阻 之间连接的电阻R 统电源吸收电流， 统电源吸收电流，因此直流功耗较大
• 并行AC端接如右图所示， 并行AC端接如右图所示， 端接如右图所示
并行AC端接使用电阻和 并行AC端接使用电阻和 电容网络（串联RC） 电容网络（串联RC）作 为端接阻抗。端接电阻R 为端接阻抗。端接电阻R 要小于等于传输线阻抗Z 要小于等于传输线阻抗Z0， 100pF 电容C必须大于100pF， 电容C必须大于100pF，推 荐使用0.1uF的多层陶瓷电 荐使用0.1uF的多层陶瓷电 容。电容有阻低频通高频 的作用，因此电阻R 的作用，因此电阻R不是驱动源的直流负 故这种端接方式无任何直流功耗。 载，故这种端接方式无任何直流功耗。
2.反射 2.反射
• 反射的概念: 当PCB板上导线(高速数字系统中称 反射的概念: PCB板上导线 板上导线(
之为传输线)的特性阻抗与负载阻抗不匹配时, 之为传输线)的特性阻抗与负载阻抗不匹配时,信 号在到达接收端后有一部分能量将沿着传输线反 射回去,使信号发生畸变, 射回去,使信号发生畸变,甚至出现信号的过冲和 下冲, 下冲,信号如果在传输线上来回反射就会产生振铃 和环绕振荡. 和环绕振荡. 传输线上的阻抗不连续会导致信号反射， 传输线上的阻抗不连续会导致信号反射，我们以 图2所示的理想传输线模型来分析与信号反射有 关的重要参数。图中，理想传输线L被内阻为R0 关的重要参数。图中，理想传输线L被内阻为R0 的数字信号驱动源VS驱动 驱动， 的数字信号驱动源VS驱动，传输线的特性阻抗为 Z0，负载阻抗为RL。 Z0，负载阻抗为RL。
信号完整性和PCB板EMI规则 信号完整性和PCB板EMI规则
Hunter.shi@
前言
新世纪以来,科技水平越来越高, 新世纪以来,科技水平越来越高,电子的集成度 也是越来越高. 也是越来越高.随着集成电路输出开关速度提 高以及PCB板密度增加 板密度增加, 高以及PCB板密度增加,信号完整性已经成为 高速数字PCB设计必须关心的问题之一 设计必须关心的问题之一. 高速数字PCB设计必须关心的问题之一.元器 件和PCB板的参数 元器件在PCB板上的布局 板的参数, 板上的布局, 件和PCB板的参数,元器件在PCB板上的布局, 高速信号的布线等因素, 高速信号的布线等因素,都会引起信号完整性 (SI)问题 导致系统工作不稳定, (SI)问题,导致系统工作不稳定,甚至完全不工 问题, 如何在PCB板的设计过程中充分考虑到信 作.如何在PCB板的设计过程中充分考虑到信 号完整性的因素,并采取有效的控制措施, 号完整性的因素,并采取有效的控制措施,已经 成为当今PCB设计业界中的一个热门课题 设计业界中的一个热门课题. 成为当今PCB设计业界中的一个热门课题.
1.并行端接: 1.并行端接 并行端接: 并行端接主要是在尽量靠近负载端的位置加上拉或下 拉阻抗以实现终端的阻抗匹配，根据不同的应用环境， 拉阻抗以实现终端的阻抗匹配，根据不同的应用环境， 并行端接又可分为以下几种类型