集成电子学(第四章)
第四章光刻技术
二,光刻版(掩膜版)
基版材料:玻璃,石英. 要求:在曝光波长下的透光度高,热膨胀系数 与掩膜材料匹配,表面平坦且精细抛光.
二,光刻版(掩膜版)
掩膜版的质量要求 若每块掩膜版上图形成品率=90%,则 6块光刻版,其管芯图形成品率=(90%)6=53% 10块光刻版,其管芯图形成品率=(90%)10=35% 15块光刻版,其管芯图形成品率=(90%)15=21% 最后的管芯成品率当然比其图形成品率还要低 ①图形尺寸准确,符合设计要求; ②整套掩膜版中的各块版应能依次套准,套准误差应尽可能小; ③图形黑白区域之间的反差要高; ④图形边缘要光滑陡直,过渡区小; ⑤图形及整个版面上无针孔,小岛,划痕等缺陷; ⑥固耐用,不易变形.
三,光刻机(曝光方式)
④1:1扫描投影光刻机(美国Canon公司)
三,光刻机(曝光方式)
⑤分步重复投影光刻机--Stepper DSW:direct-step-on-wafer ⅰ)原理: 采用折射式光学系统和4X~5X的缩小透镜. 曝光场:一次曝光只有硅片的一部分,可以大大 提高NA(0.7),并避免了许多与高NA有关的聚 焦深度问题,加大了大直径硅片生产可行性. 采用了分步对准聚焦技术.
一,光刻胶
4.感光机理 ①负胶
聚乙烯醇肉桂酸脂-103B,KPR
一,光刻胶
双叠氮系(环化橡胶)-302胶,KTFR
一,光刻胶
②正胶 邻-叠氮萘醌系-701胶,AZ-1350胶
二,光刻版(掩膜版)
掩膜版在集成电路制造中占据非常重要的地位,因为 它包含着欲制造的集成电路特定层的图形信息,决定 了组成集成电路芯片每一层的横向结构与尺寸. 所用掩膜版的数量决定了制造工艺流程中所需的最少 光刻次数. 制作掩膜版首先必须有版图.所谓版图就是根据电路 ,器件参数所需要的几何形状与尺寸,依据生产集成 电路的工艺所确定的设计规则,利用计算机辅助设计 (CAD)通过人机交互的方式设计出的生产上所要求 的掩膜图案.
模拟集成电路设计教学大纲
模拟集成电路设计教学大纲目录一、课程开设目的和要求2二、教学中应注意的问题2三、课程内容及学时分配2第一章模拟电路设计绪论2第二章MOS器件物理基础2第三章单级放大器3第四章差动放大器3第五章无源与有源电流镜3第六章放大器的频率特性3第八章反馈3第九章运算放大器3高级专题3四、授课学时分配4五、实践环节安排4六、教材及参考书目5课程名称：模拟集成电路设计课程编号：055515英文名称：Analog IC design课程性质：独立设课课程属性：专业限选课应开学期：第5学期学时学分：课程总学时___48,其中实验学时一-一8。
课程总学分--3学生类别：本科生适用专业：电子科学与技术专业的学生。
先修课程：电路、模拟电子技术、半导体物理、固体物理、集成电路版图设计等课程。
一、教学目的和要求CMOS模拟集成电路设计课程是电子科学与技术专业（微电子方向）的主干课程，在教学过程中可以培养学生对在先修课程中所学到的有关知识和技能的综合运用能力和CMOS模拟集成电路分析、设计能力，掌握微电子技术人员所需的基本理论和技能，为学生进一步学习硕士有关专业课程和日后从事集成电路设计工作打下基础。
二、教学中应注意的问题1、教学过程中应强调基本概念的理解，着重注意引导和培养学生的电路分析能力和设计能力2、注重使用集成电路设计工具对电路进行分析仿真设计的训练。
3、重视学生的计算能力培养。
三、教学内容第一章模拟电路设计绪论本课程讨论模拟CMOS集成电路的分析与设计，既着重基本原理，也着重于学生需要掌握的现代工业中新的范例。
掌握研究模拟电路的重要性、研究模拟集成电路以及CMOS模拟集成电路的重要性，掌握电路设计的一般概念。
第二章MOS器件物理基础重点与难点：重点在于MOS的I/V特性以及二级效应。
难点在于小信号模型和SPICE模型。
掌握MOSFET的符号和结构，MOS的I/V特性以及二级效应，掌握MOS 器件的版图、电容、小信号模型和SPICE模型，会用这些模型分析MOS电路。
《微电子与集成电路设计导论》第四章 半导体集成电路制造工艺
4.4.2 离子注入
图4.4.6 离子注入系统的原理示意图
图4.4.7 离子注入的高斯分布示意图
4.5 制技术 4.5.1 氧化
1. 二氧化硅的结构、性质和用途
图4.5.1 二氧化硅原子结构示意图
氧化物的主要作用： ➢ 器件介质层 ➢ 电学隔离层 ➢ 器件和栅氧的保护层 ➢ 表面钝化层 ➢ 掺杂阻挡层
F D C x
C为单位体积掺杂浓度，
C x
为x方向上的浓度梯度。
比例常数D为扩散系数，它是描述杂质在半导体中运动快慢的物理量， 它与扩散温度、杂质类型、衬底材料等有关；x为深度。
左下图所示如果硅片表面的杂质浓 度CS在整个扩散过程中始终不变， 这种方式称为恒定表面源扩散。
图4.4.1 扩散的方式
自然界中硅的含量 极为丰富，但不能 直接拿来用。因为 硅在自然界中都是 以化合物的形式存 在的。
图4.1.2 拉晶仪结构示意图
左图为在一个可抽真空的腔室内 置放一个由熔融石英制成的坩埚 ，调节好坩埚的位置，腔室回充 保护性气氛，将坩埚加热至 1500°C左右。化学方法蚀刻的籽 晶置于熔硅上方，然后降下来与 多晶熔料相接触。籽晶必须是严 格定向生长形成硅锭。
涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。
图4.2.4 动态旋转喷洒光刻胶示意图
3. 前烘
前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉， 保持光刻胶干燥。
4. 对准和曝光
对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。
图4.2.5 光刻技术的示意图
图4.2.7 制版工艺流程
4.3 刻蚀
（1）湿法腐蚀
（2）干法腐蚀 ➢ 等离子体腐蚀 ➢ 溅射刻蚀 ➢ 反应离子刻蚀
集成电路制造工艺原理-《集成电路制造工艺原理》
《集成电路制造工艺原理》课程教学教案山东大学信息科学与工程学院电子科学与技术教研室(微电)张新课程总体介绍：1．课程性质及开课时间：本课程为电子科学与技术专业（微电子技术方向和光电子技术方向）的专业选修课。
本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。
本课程开课时间暂定在第五学期。
2．参考教材：《半导体器件工艺原理》国防工业出版社华中工学院、西北电讯工程学院合编《半导体器件工艺原理》（上、下册）国防工业出版社成都电讯工程学院编著《半导体器件工艺原理》上海科技出版社《半导体器件制造工艺》上海科技出版社《集成电路制造技术-原理与实践》电子工业出版社《超大规模集成电路技术基础》电子工业出版社《超大规模集成电路工艺原理-硅和砷化镓》电子工业出版社3．目前实际教学学时数：课内课时54学时4．教学内容简介：本课程主要介绍了以硅外延平面工艺为基础的，与微电子技术相关的器件（硅器件）、集成电路（硅集成电路）的制造工艺原理和技术；介绍了与光电子技术相关的器件（发光器件和激光器件）、集成电路（光集成电路）的制造工艺原理，主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。
5．教学课时安排：(按54学时)课程介绍及绪论2学时第一章衬底材料及衬底制备6学时第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3学时第八章表面钝化工艺5学时第九章表面内电极与互连3学时第十章器件组装2学时课程教案:课程介绍及序论（ 2学时）内容：课程介绍：1 教学内容1.1与微电子技术相关的器件、集成电路的制造工艺原理1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材2教学课时安排3学习要求序论：课程内容：1半导体技术概况1.1 半导体器件制造技术1.1.1 半导体器件制造的工艺设计1.1.2 工艺制造1.1.3 工艺分析1.1.4 质量控制1.2 半导体器件制造的关键问题1.2.1 工艺改革和新工艺的应用1.2.2 环境条件改革和工艺条件优化1.2.3 注重情报和产品结构的及时调整1.2.4 工业化生产2典型硅外延平面器件管芯制造工艺流程及讨论2.1 常规npn外延平面管管芯制造工艺流程2.2 典型 pn隔离集成电路管芯制造工艺流程2.3 两工艺流程的讨论2.3.1 有关说明2.3.2 两工艺流程的区别及原因课程重点：介绍了与电子科学与技术中的两个专业方向（微电子技术方向和光电子技术方向）相关的制造业，指明该制造业是社会的基础工业、是现代化的基础工业，是国家远景规划中置于首位发展的工业。
集成电子技术基础教程浙大第三版上册答案
集成电子技术基础教程浙大第三版上册答案第一章线性电路基本理论1.1 电路分析方法1.节点电流法（KCL）2.超节点法3.网孔电流法（KVL）4.超网孔法5.节点电压法（KVL）1.2 基本电路元件1.电阻–定义：电流和电压成正比关系–特性：无记忆、无方向性、无频率依赖2.电容–定义：电压和电流成正比关系–特性：记忆性、有方向性、频率依赖3.电感–定义：磁场中储存能量–特性：记忆性、有方向性、频率依赖第二章二极管与其应用2.1 二极管的结构和特性1.P-N 结构–P型半导体：多数载流子为空穴–N型半导体：多数载流子为电子2.二极管的特性–正向偏置：导通状态，低电阻–反向偏置：截止状态，高电阻2.2 二极管的应用1.整流电路–单相半波整流电路–单相全波整流电路–三相整流电路2.限幅电路–正向限幅电路–反向限幅电路3.齐乳二极管–齐乳二极管的应用场景4.LED（发光二极管）–LED的特性和应用第三章功率放大电路3.1 小信号放大设计基本思路1.小信号模型2.低频二极管放大电路设计3.常用的小信号放大电路配置–共射放大电路–共集放大电路–共基放大电路–差模放大电路3.2 大信号放大电路设计1.类A放大器2.类AB放大器3.类B放大器4.类C放大器第四章 MOS场效应管及其应用4.1 MOSFET概述1.MOSFET的结构和工作原理2.MOSFET的I-V 特性曲线4.2 MOSFET的应用1.放大电路–CS放大电路–CD放大电路–CG放大电路2.开关电路–NMOS开关电路–PMOS开关电路第五章双极型及其应用5.1 双极型晶体管概述1.双极型晶体管的结构和工作原理2.双极型晶体管的I-V 特性曲线5.2 双极型晶体管的应用1.放大电路–CE放大电路–CB放大电路–CC放大电路2.开关电路–NPN开关电路–PNP开关电路以上是《集成电子技术基础教程浙大第三版上册》的答案总结，希望对您的学习有所帮助。
清华大学《数字集成电路设计》周润德 第4章 互连线
V = V inc (1 + ρ )
I = I inc (1 − ρ )
2004-9-22
清华大学微电子所《 数字大规模集成电路》 周润德
第 4 章 第 27 页
源电阻 > 特征阻抗 源电阻 < 特征阻抗
无损传输线的瞬态响应
源电阻 = 特征阻抗
2004-9-22
源电阻 < 特征阻抗 有限的上升斜率
清华大学微电子所《 数字大规模集成电路》 周润德
第 4 章 第 23 页
考虑连线RC延时的准则
• 当连线的 RC 延时与驱动门的延时相比较大，即：
（tpRC >> tpgate ）时需要考虑连线的 RC 延时。
需要考虑RC延时的连线临界长度为：
Lcrit >> √ tpgate/0.38 rc
• 当连线输入端信号的上升或下降时间小于连线的上升或下
一般制造商会提供每层的面电容和周边电容。 实际设计时，可以查表或查图。
考虑性能时，电容的计算：
1。要用制造后的实际尺寸， 2。考虑延迟或动态功耗时， 一般用 最坏情况
（最大宽度W ，最薄介质） 3。考虑竞争情况时用最小宽度W 及最厚介质。
2004-9-22
清华大学微电子所《 数字大规模集成电路》 周润德
1.75
导线层
Poly
Al1
Al2
Al3
Al4
Al5
电容
40
95
85
85
85
115
2004-9-22
清华大学微电子所《 数字大规模集成电路》 周润德
第 4 章 第 11 页
导线电容 (0.25 µm CMOS)
《电子技术基础与技能》教案集成逻辑门电路
《电子技术基础与技能》教案-集成逻辑门电路第一章：集成逻辑门电路概述教学目标：1. 理解集成逻辑门电路的概念和分类。
2. 掌握集成逻辑门电路的基本原理和特性。
3. 能够分析集成逻辑门电路的应用和实际意义。
教学内容：1. 集成逻辑门电路的概念和分类。
2. 集成逻辑门电路的基本原理和特性。
3. 集成逻辑门电路的应用和实际意义。
教学方法：1. 采用讲授法，讲解集成逻辑门电路的概念、分类、原理和特性。
2. 通过举例和实际案例，分析集成逻辑门电路的应用和实际意义。
3. 引导学生进行思考和讨论，提高对集成逻辑门电路的理解和认识。
教学评估：1. 进行课堂问答，检查学生对集成逻辑门电路概念和分类的理解。
2. 布置课后习题，巩固学生对集成逻辑门电路原理和特性的掌握。
3. 组织小组讨论，评估学生对集成逻辑门电路应用和实际意义的理解。
第二章：与门（AND Gate）教学目标：1. 理解与门的概念和功能。
2. 掌握与门的真值表和逻辑表达式。
3. 能够分析与门的应用和实际意义。
教学内容：1. 与门的概念和功能。
2. 与门的真值表和逻辑表达式。
3. 与门的应用和实际意义。
教学方法：1. 采用讲授法，讲解与门的概念和功能。
2. 通过举例和实际案例，分析与门的应用和实际意义。
3. 引导学生进行思考和讨论，提高对与门的真值表和逻辑表达式的理解。
教学评估：1. 进行课堂问答，检查学生对与门概念和功能的理解。
2. 布置课后习题，巩固学生对与门的真值表和逻辑表达式的掌握。
3. 组织小组讨论，评估学生对与门应用和实际意义的理解。
第三章：或门（OR Gate）教学目标：1. 理解或门的概念和功能。
2. 掌握或门的真值表和逻辑表达式。
3. 能够分析或门的应用和实际意义。
教学内容：1. 或门的概念和功能。
2. 或门的真值表和逻辑表达式。
3. 或门的应用和实际意义。
教学方法：1. 采用讲授法，讲解或门的概念和功能。
2. 通过举例和实际案例，分析或门的应用和实际意义。
微电子学概论复习(知识点总结)
第一章 绪论1.画出集成电路设计与制造的主要流程框架。
2.集成电路分类情况如何？答：3.微电子学的特点是什么？答：微电子学：电子学的一门分支学科微电子学以实现电路和系统的集成为目的，故实用性极强。
微电子学中的空间尺度通常是以微米(μm, 1μm ＝10－6m)和纳米(nm, 1nm = 10-9m)为单位的。
微电子学是信息领域的重要基础学科微电子学是一门综合性很强的边缘学科涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号处理、计算⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路BiCMOS BiMOS 型BiMOS CMOS NMOS PMOS 型MOS 双极型单片集成电路按结构分类集成电路机辅助设计、测试与加工、图论、化学等多个学科微电子学是一门发展极为迅速的学科，高集成度、低功耗、高性能、高可靠性是微电子学发展的方向微电子学的渗透性极强，它可以是与其他学科结合而诞生出一系列新的交叉学科，例如微机电系统(MEMS)、生物芯片等第二章半导体物理和器件物理基础1.什么是半导体？特点、常用半导体材料答：什么是半导体？金属：电导率106～104(W∙cm-1)，不含禁带；半导体：电导率104~10-10(W∙cm-1)，含禁带；绝缘体：电导率<10-10(W∙cm-1)，禁带较宽；半导体的特点：（1）电导率随温度上升而指数上升；（2）杂质的种类和数量决定其电导率；（3）可以实现非均匀掺杂；（4）光辐照、高能电子注入、电场和磁场等影响其电导率；半导体有元素半导体，如：Si、Ge（锗）化合物半导体，如：GaAs（砷化镓）、InP （磷化铟）硅：地球上含量最丰富的元素之一，微电子产业用量最大、也是最重要的半导体材料。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电子学(第四章)
纳米CMOS器件中的栅工程栅电极层、栅介质层和Si衬底构成的MIS结构称为栅结构。
其中栅电极层的功函数、栅介质层的厚度、介电常数、介质层电荷及界面缺陷态度等因素直接决定着CMOS器件的特性。
栅电极层为重掺杂的多晶硅和硅化物的复合结构，栅介质为高质量的热氧化SiO2,其氧化层电荷和界面缺陷态密度均很低。
集成电子学
一、CMOS器件中的MIS栅结构MIS结构――MOSFET器件的重要组成部分。
MIS ――(Metal Insulator Semiconductor,金属绝缘层-半导体) 栅电极通常由多晶硅-金属硅化物的复合结构构成。
栅介质与栅电极和Si 沟道之间的两个界面对于器件的性质起到着至关重要作用。
集成电子学
栅介质、栅电极、Si沟道之间的两个界面厚度通常在几个埃的数量级，是栅电极、栅介质和Si沟道之间材料的过渡。
当界面层的厚度与栅介质层的厚度接近时，界面层将直接影响总的栅电容的大小，从而影响着MOSFET器件的性能。
这些界面层还可以加以利用以获得某些所需的作用。
栅介质层：热氧化硅(SiO2)――新型栅介质材料如氮化二氧化硅材料。
MIS结构
中栅介层的厚度tox决定了单位面积栅电容，表面量子化效应和多晶硅耗尽效应(详见4.4 节)等的影响，使栅电容降低――等效的介质层厚度增加――等效电容厚度CET 。
集成电子学
集成电子学
当采用高介电常数介质等非二氧化硅材料时，通常采用等效氧化层厚度EOT表示栅介质层厚度tox CETinv对应于MOSFET 反型时的等效电容厚度，有CETinv=EOT+tqm+tdp CETacc对应于MOSFET积累时的等效电容厚度，有CETacc=EOT+tqm 集成电子学
平带电压1、功函数―费米能级的电子逸出体外所需的能量。
2、电子亲和能―半导体中导带底的电子逸出体外所需的能量。
3、接触电势差―金属费米能级与半导体费米能级的差。
对MIS 结构，其金属和半导体之间的功函数差仅由金属和半导体决定。
由于通常金属和半导体的功函数不同，而在平衡系统中费米能级必须保持平直，因此必将引起能带的弯曲。
弯曲的大小由栅电极和半导体间的功函数差决定。
集成电子学
能带弯曲分别为：
ms m ( xs Eg / q F ) (n型半导体)
m 是栅电极的功函数，χ 是半导体材料的亲和能，s Eg为
半导体材料的禁带宽度。
半导体衬底的费米势为kT N sub F lnq ni
ms m ( xs Eg / q F ) (p型半导体)
介质层和界面上的电荷均会引起半导体表面能级的弯曲。
其弯曲量为QoCox
当Qo为负电荷时取'+',当Qo为正电荷时取
集成电子学
能带弯曲可以通过施加与弯曲量相当的偏压加以补偿，通常把所需施加的偏压称为
平带电压。
平带电压定义为：为使半导体中能带保持平直而使表面势为0时所需施加在栅电极上的偏压。
由栅电极和半导体间的功函数差以及等效界面电荷决Qo 定V fb ms Cox 若Qo为负电荷则平带电压将出现正向的移动，若Qo为正电荷则平带电压将出现负向的移动。
集成电子学
通过MIS的电流较厚氧化层时热载流子注强场下的F-N(Fowler-Nordheim)遂穿薄氧化层时和低电场下的直接遂穿对于超亚微米MOSFET,当栅氧化层的厚度
缩小至3nm以后,直接隧穿产生的栅电流将成为影响器件性能的主要因素.
集成电子学
硼扩散硼扩散用于p+多晶硅栅以抑制短沟道效应、降低阈值电压。
通常在多晶硅中注入BF2掺杂，注入剂量很大，通过在950到1050摄氏度的温度下退火数秒。
硼原子很小，在如此高的温度下，硼在硅和二氧化硅中的扩散系数很高。
于是在高温退火的过程中，硼扩散进入甚至穿透二氧化硅层。
硼扩散进入氧化层后可引起平带电压的变化，从而导致MOS结构的C-V特性或MOSFET的阈值电压出现变化。
硼扩散将使器件的阈值电压向正的方向增大，使器件的跨导和亚阈斜率退化。
集成电子学
图4.5为具有P+多晶硅栅电极的MOS电容的C一V 特性曲线。
MOS电容的面积为6.25 ×10-4cm2,在n型硅上热氧化生长了24 埃的SiO2,多晶硅栅电极厚1500埃，采用硼离子注人形成P+多晶硅，随后在1000度Ar 气氛退火，时间1、2、5和10秒。
随着退火时间的增加，特性曲线向正方向移动，相应地平带电压增加，表明阈值电压增加。
以I-V特性的变化作为失效器件的判据，即与退火时间最短(1秒)的器件相比、电流增加两个数量级以上的器件均视为失效。
集成电子学
集成电子学
研究表明.在SiO2中引入氮(N)\可以抑制硼的扩散。
图4-6示出了利用在N2O气氛中氧化生长的SiO2作为栅介质层制成
的‘MOS电容样品的C-V特性曲线。
除了栅介质层的差别外，其余的条件均与图4.5中的相同。
由图可见，随着退火时间的增加.样品间C-V特性曲线的正向移动减小，退火10秒和1秒的样品相比. 平带电压的移动约为30mV。
可知在二氧化硅中引人氮以后，硼扩散带来的影响减小，硼的扩散得到抑制。
集成电子学
集成电子学
CMOS技术中MIS栅电极结构的演变Al栅重掺杂多晶硅栅
金属栅
多晶硅-金属硅化物栅
氮化的二氧化硅栅
双搀杂多晶硅栅
集成电子学
二、氮氧硅栅介质
目前，CMOS器件中已开始使用超薄氮氧硅(SiOxNy,更准确地应称为掺氮的SiO2,或氮化二氧化硅)替代传统的纯SiO2栅介质。
氮氧硅中含有氮可以抑制硼的扩散，SiO2-Si界面附近含有少量的氮可以降低由热电子引起的界面退化，提高器件的可靠性。
氮氧硅SiO2Ny的介电
常数在( SiQ2 ) 3.9和( Si3 N4 ) 7.8 之间随氮含量的多少成
正比地变化。
于是在相同的等效栅氧化层厚度下，氮氧硅的物理厚度大于SiO2的，相应地使泄漏电流有所降低。
但是SiO2-Si界面附近若存在大量的氮，则由于界面缺陷态的增加和迁移率的降低而使器件的性能退化。
集成电子学
Si-N-O系统的热动力学图中包含四个相：Si、SiO2(方石英和磷石英)、Si3N4、Si2N2O。
SiO2为硅氧四面体结构，Si3N4为硅氮四面体结构，Si2N2O为略有畸变的SiN3O型四面体结构。
通过用氮替换氧，可以实现由SiO2到Si2N2O最终到Si3N4的相变。
集成电子学
然而平衡条件下，在体材料中Si3N4相和SiO2相是不可能共存的，这两个相总是被Si2NO相分隔开。
Si2N2O是Si-N-O 系统中惟一稳定的热动力学结构。
在T=1400K时Si2N2O-SiO2相的边界，位于10-18atm 处。
而目前的各种快速热退火设备中的氧分压大于该值。
于是在体SiO2中的氮不是热力学稳定的。
但实验上，在SiO2薄膜中是可以引入氮的，其主要原因在于氮原子能够动态地陷在表面附近的反应区内。
此时的氮处于非平衡状态，但由非平衡态向平衡态转变的速率很慢，于是一部分氮被陷。
集成电子学
氮氧硅栅介质层的制备热氮化/退火法主要是指在N2O、NO等气氛中热氧化生长SiO2,或将热氧化生长的SiO2通过在N2O、NO、NH3和N2等气氛中退火引入氮的方法。
化学汽相淀积(CVD)、JVD(Jet Vapor Deposition)、原子层淀积(ALD:Atomic Layer Deposition)及等离子体氮化与低能N离子注入等方法则统称为物理或化学淀积法。