8086存储系统扩展设计
存储器习题
存储器习题注：红色为作业需上交。
注意填空选择需要抄写题目。
一．选择题1．计算机工作中只读不写的存储器是( )。
(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节(C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。
(A) 指令 (B) 总线 (C) 时钟 (D) 读写4．存取周期是指( )。
(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔(D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。
(A) EPROM是不能改写的(B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器(D) EPROM 只能改写一次6．主存和CPU之间增加高速缓存的目的是( )。
(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力7．采用虚拟存储器的目的是( )。
(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。
(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。
(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
控制小直流电机转速微机原理课程设计[文档在线提供]
![控制小直流电机转速微机原理课程设计[文档在线提供]](https://img.taocdn.com/s3/m/2a54b9ea376baf1ffd4fad6e.png)
课程设计任务书2009~2010学年第1学期学院: 信息科学与工程学院专业年级: 自动化075班课程: 微机原理与应用指导教师: 柴琳学号：200704134117姓名：王强一、设计题目8086微机应用DAC0832控制小直流电机转速的设计二、设计目的巩固“微机原理”课程学过的知识，加强理论与实践的联系。
通过本课程设计，使学生初步了解8086系列微机系统的硬件设备，学会8086系列编程指令的基本功能。
三、设计内容与要求1、内容采用8086CPU构建微机系统，扩展4K EPROM和2K静态RAM作为存储系统，采用最小模式，利用DAC0832，编制程序输出双极性模拟电压驱动小直流电机，使电机能以不同转速正反向运行。
2、设计要求（1）、查阅文献资料，了解DAC0832双极性电压输出控制原理，并在报告书中综述之。
（2）、设计系统的硬件连接原理图，对原理图加以说明。
（3）、画出程序框图，并说明。
（4）、编写应用程序，并注解程序。
（5）、提交课程设计说明书。
四、设计资料与参数1、电机转速由8个按钮开关以补码形式给定输入，并以发光二极管形式显示出来。
电机的转速变化范围为反向500 rpm～正向500rpm；2、DAC0832双极性电压输出控制原理，控制小直流电机以不同转速运行。
3、小直流电机额定电压为5V。
电源：5V由外部提供。
五、设计前准备DAC0832双极性电压输出控制原理自学DAC0832 是电流形式输出，当需要电压形式输出时，必须外接运算放大器。
根据输出电压的极性不同，DAC0832 又可分为单极性输出和双极性输出两种输出方式。
(1) 单极性输出。
DAC0832 的单极性输出电路如图一所示。
VREF 可以接±5V 或±10V 参考电压，当接＋5V 时，输出电压范围是0V～－5V；当接－5V 时，输出电压范围是0V～＋5V；当接＋10V 时，输出电压范围是0V～－10V ；当接－10V 时，输出电压范围是0V～＋10V。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
微机原理
模拟试题一一、填空（每空1分，共15分）1．十进制数196对应的二进制数为_______ B，-90的补码为_______ B。
2．将十进制数46用分离BCD码形式定义到BCDWORD字单元的伪指令定义语句为_______。
3．若给某微机系统配置16K字节的SRAM电路，SRAM芯片选用Intel2114,则共需_______ 片2114芯片。
4．在8086系统中，若某存储器字单元是对准的，则CPU访问该存储单元需 _______个总线周期完成;若某存储器字单元是未对准的，则CPU访问该存储单元需_______个总线周期完成。
若访问一个奇地址存储器字节单元时，使用_______ 数据总线。
5. MOV AX，[BP][SI]+13H 指令的源操作数的寻址方式为_______ 。
6.若(DS)=0100H ,(SS)=0150H ,(BX)=0003H ,(BP)=0003H ,存储器(01003H)=9876H,(01503H)=6789H,则CPU执行:MOV AL,[BX]指令后,(AL)= _______，CPU执行MOV AX,[BP]指令后,(AX)=_______ 。
7. 8086CPU关于数据的寻址方式中，是存储器寻址方式的有_______。
8．若（AL）=OFFH，CF=0，则CPU 执行INC AL 指令后，CF=_______ 。
9．8086CPU的字符串处理指令的目的串地址默认在_______ 。
10．I/O 地址译码方式有部分地址译码和_______ 。
11．若分配给某存储器单元的逻辑地址为9C3DH:56A2H，则该单元的物理地址为_______ H。
12．若（DX）=8DH，（CL）=03H，CF=1，则CPU执行RCR DX，CL指令后，（DX）= _______。
二、判断下列指令语法书写是否正确，对于正确指令打√，并分别说明源操作数的寻址方式，对于错误指令打×，说明其错误原因。
微机原理复习题
. . 习题11. 将下列十进制数转换成二进制数、八进制数、十六进制数。
① （4.75）10= ② （2.25）10= ③ （1.875）10=2. 将下列二进制数转换成十进制数。
① （1011.011）2= ② （1101.01011）2= ③ （111.001）2=3. 将下列十进制数转换成8421BCD 码。
① 2006= ② 123.456=4. 求下列带符号十进制数的8位基2码补码。
① [+127]补= 01111111 ② [-1]补= 11111111 ③ [-128]补= 10000000 ④[+1]补= 000000015. 求下列带符号十进制数的16位基2码补码。
① [+655]补= ② [-1]补= ③ [-3212]补= ④ [+100]补=习题21.8086 CPU在部结构上由哪几部分组成？各部分的功能是什么？答：8086 CPU部由两大独立功能部件构成，分别是执行部件EU和总线接口部件BIU。
执行部件负责进行所有指令的解释和执行，同时管理有关的寄存器。
总线接口部件是CPU在存储器和I/O设备之间的接口部件，负责对全部引脚的操作。
2.简述8086 CPU的寄存器组织。
答：8086 CPU部共有14个16位寄存器，按用途可分为数据寄存器，段寄存器，地址指针与变址寄存器和控制寄存器。
数据寄存器包括累加器，基址寄存器，计数器，和数据寄存器。
段寄存器用来存放各分段的逻辑段基值，并指示当前正在使用的4个逻辑段。
地址指针与变址寄存器一般用来存放主存地址的段偏移地址，用于参与地址运算。
控制寄存器包括指令寄存器和标识寄存器。
3.试述8086 CPU标志寄存器各位的含义与作用。
答：标志寄存器是16位的寄存器，但实际上8086只用到9位，其中的6位是状态标识位，3位是控制标识位。
状态标志位分别是CF，PF，AF，ZF，SF，和OF。
CF：进位标志位。
算数运算指令执行后，若运算结果的最高位产生进位或借位，则CF=1，否则CF=0。
微机接口实验指导书8086
写T1方式控制字 写T1计数初值
写T2方式控制字 写T2计数初值 空操作 结束
共40页
第8页
微机接口（8086）实验指导书
实验 5 A/D 实验
ቤተ መጻሕፍቲ ባይዱ
一、实验目的
熟悉 A/D 转换的基本原理，掌握 ADC0809 的使用方法。
二、实验设备
CPU 挂箱、8086CPU 模块。
初值设为 927C（H 37500 十进制），则 OUT0 输出的方波周期为（37500*4/3*10-6=0.05s）。
T2 采用 OUT0 的输出为时钟，则在 T2 中设置初值为 n 时，则 OUT2 输出方波周期为
n*0.05s。n 的最大值为 FFFFH，所以 OUT2 输出方波最大周期为 3276.75s(=54.6 分
4、检查显示数据(16 进制)是否与电位器输出的电压相符合。
六、实验提示
实验电路中启动信号 START 与地址锁存信号相连，所以启动 A/D 转换的方法为：
MOV DX ，ADDRESS
；ADDRESS 是 ADC0809 的端口地址
OUT AL， DX
；发片选及 IOW 信号，启动 0 通道
七、实验结果
实验中，通讯波特率选用 9600bps。上下位机均采用查询方式。8250 的端口地 址为 0480 起始的偶地址单元。
实验中，上位机向下位机发送一个字符，下位机将接收到的字符返回。事实上 这就实现了串口通信的基本过程。掌握了此实验中的编程方法再编制复杂的串行通 信程序也就不难了。
三、实验内容 向 02000～020FFH 单元的偶地址送入 AAH，奇地址送入 55H。
四、实验原理介绍 本实验用到存储器电路
8086-8088CPU系统结构
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器：
♣ SP：堆栈指针寄存器 ♣ BP：基址指针寄存器
▲变址寄存器：
♣ SI：源变址寄存器 ♣ DI：目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成： ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图（P20 图1.1）
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为：220=1MB； ◆8086CPU的内部寄存器为16位，直接 寻址：216=64KB； ◆在8086系统中引入逻辑段的概念：把 的地址空间划分为任意个逻辑段，长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口；
▲BIU由以下几部分组成： ♣16位指令指针寄存器IP； ♣指令队列； ♣4个16位段寄存器CS、DS、ES、
SS； ♣20位地址加法器； ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式； ▲相互配合，协调工作； ▲充分利用总线实现最大限度的信息传 输，提高了程序的执行速度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
摘要8086 CPU是使用广泛的16位微处理器。
存储器是组成计算机系统的重要成分，按在计算机中作用分类，存储器可分为主存储器（内存）、辅助存储器（外村）、高速缓冲存储器等在8086最小模式系统和最大模式系统中，8086CPU可寻址的最大存储空间为1MB。
存储器的容量是指一块存储芯片上能存放的二进制位数，而微机的存储容量是指由多片存储芯片组成的存储容量，本实验是基于8086CPU工作在最小模式下将存储系统的扩充到最大即1MB，使用的内存芯片为621024（128K*8位）静态RAM。
关键词：8086CPU 存储系统最小模式绪论进入21世纪，信息社会发展的脚步越来也快，对人才的需求也呈现出新的变化趋势。
计算机也得到了迅猛的发展，科学家实现了计算机一代接一代的跨越性发展。
作为自动化专业本科生，微机原理与接口技术是十分重要的课程。
它是我们学习生活中不可或缺的一部分，计算机更是我们需要掌握的“第二语言”。
所以对微机原理与接口技术的学习也显得十分重要。
本设计是基于8086CPU上的内存扩充。
8086项目起始于1976年5月，是英特尔公司当时更为看重的16位的iAPX 432微处理器的备份项目。
8086一方面要与Motorola, Zilog, National Semiconductor等公司的16位、32位微处理器竞争市场份额，另一方面也是对Zilog Z80在8位微处理器市场上的成功的回击。
由于采用了与8085微处理器近似的微体系结构与物理实现工艺，8086项目进展相当快。
8086微处理器被设计为在汇编源程序上向前兼容8008, 8080, 8085等微处理器。
指令集与编程模式是基于8080微处理器，但指令集做了扩展以完全支持16位计算。
1 存储器扩展设计原理及方案选择1.1 原理介绍设计要求将8086的存储系统扩展到最大，在8086最小系统和最大系统中，8086 CPU 可寻址的最大存储空间为1MB，随机读写存储器在计算机系统中的功能主要是存储程序、变量等，在计算机运行过程中程序锁处理的变量可能要随时更新，甚至运行的程序都可能被系统动态删除以腾出空间给其他进程这类信息用ROM来存储是不行的。
通过RAM的扩展电路将8086的存储系统内存扩展到1MB，在CPU中设置两个寄存器来实现存储器和CPU之间的数据传输：存储器地址寄存器（MAR）和存储器缓冲寄存器（MBR）。
最后，编写测试程序，向扩展的存储单元写入数据并读出进行比较。
1.2 方案选择RAM的扩展分为位扩展和字扩展。
位扩展是指存储芯片的字数满足要求而位数不够需要对每个存储单元的位数进行扩展，将地址线、控制线并联，数据线对应接到8086的数据线上。
字扩展即地址扩展，用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。
根据片选信号产生的方法不同，字扩展分为线选法、局部译码法和全译码法。
线选法是地址线与存储器的地址线连接，余下的高地址分别作为各个存储器的片选。
局部译码法是将高地址的一部分进行译码，产生哥哥存储器的片选。
全译码法是高地址全部进行译码产生各个存储器的片选。
本次设计要求将存储器扩展到1MB，选择芯片为621024（128K*8位），它的位数为8位，需要地址线17根，所以选择方案为字扩展全译码法进行实验设计。
2 存储系统扩展设计2.1 CPU系统设计2.1.1 CPU系统原理框图图1 CPU系统电路图以8086 CPU 构成的微型计算机系统，有最小模式和最大模式两种配置。
最小模式是单机系统，系统中所需要的控制信号全部由8086 CPU本身直接提供；最大系统可以构成多处理系统，系统中所需要的控制信号由总线控制器8288提供，本次设计CPU工作在最小模式下。
图1为8086 CPU构成的最小模式系统配置图，整个CPU系统以8086微处理器为核心，经过地址锁存器74LS373后形成三种线（地址总线，数据总线，控制总线）结构。
通过在总线上挂接上ROM，PAM和I/O接口，就构成微机了。
该系统中，74LS373为地址锁存器。
在8086系统中，地址线和数据线是复用的，这些复用的管脚在某时刻只能体现地址线或者数据线之一，所以在对存储器访问时，首先要将地址输出。
此时，复用的管脚是地址线，然后利用地址锁存器保存这些地址。
之后，这些管脚才是数据线，将数据读出或者写入到存储器。
在某一时刻，处理器把某个存储单元的地址发送到地址总线上，经锁存器将这些地址保存起来，只有这样，处理器才能把数据通过某些共享的管脚送到数据总线上，完成对存储器的读/写操作。
所以，在8086最小模式系统中，数据缓冲器是不必要的。
2.1.2 芯片74LS373介绍74LS373为三态输出的八D透明锁存器，373 的输出端Q0～Q7 可直接与总线相连，管脚图如图2所示。
当三态允许控制端OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。
当OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端LE 为高电平时，Q 随数据D 而变。
当LE 为低电平时，D 被锁存在已建立的数据电平。
当LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。
它的真值表见表1。
引出端符号：D0～D7 数据输入端OE 三态允许控制端（低电平有效）LE 锁存允许端Q0～Q7 输出端图2 74LS373管脚图图3 74LS373内部结构图表1 74LS373真值表2.2 存储器扩展电路2.2.1 存储扩展电路原理图图4 存储电路电路图试验中共用了8个621024（128K*8位）芯片，每行两个为一组，其中一片存储第八位信息，接CPU数据线的D0~D7；另一片存储高八位信息，接CPU数据线的D8~D15，如图连接，十七根地址线（A1~A17）分别与八个SRAM连接，片选信号由A18，A19产生，由A0和BHE选择偶片或者奇片RAM工作，表2给出了A0和BHE逻辑组合所对应的8086CPU不同类型的数据操作。
表2 A0和BHE编码含义2.2.2 芯片621024介绍静态RAM是由MOS管组成的触发电路，每个触发器可以存放一位信息只要不掉电所储存的信息就不会丢失。
因此，SRAM工作稳定，不必外加刷新电路，使用方便。
621024RAM 有131072个存储单元，每个单元为8位字长。
621024的引脚图如图1所示：图5 621024管脚图表3 621024管脚意义2.2.4 74LS139译码电路译码电路作用是将输入的一组二进制编码转换成为一个特定的输出信号，即：输入的一组高位地址信号通过转换，产生一个有效的输出信号，用于选中某一个存储芯片，聪而确定了该存储芯片在内存中的地址范围，设计中我们选择74LS139构成译码电路74LS139 为两个2线－4 线译码器，共有54/74S139和54/74LS139 两种线路结构型式，它的引脚图如图5所示。
当选通端（G1）为低电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。
若将选通端（G1）作为数据输入端时，139 还可作数据分配器。
真值表如表4所示。
图6 74LS139引脚图图7 74LS139内部结构图2.2.5 存储器地址分配用八片SRAM621024（128K*8）组成1MB的存储器，各存储器地址的分配情况如表5所示：表5 存储器地址分配存储空间。
2.3 存储器读写程序2.3.1 存储器读写分析存储器“读”操作工作过程：（1）送地址——CPU通过地址总线将地址送入地址总线寄存器，并进行译码;（2）发出“读”命令——CPU通过控制总线将“存储器读”信号送入读/写控制电路; （3）从存储器读出数据——读/写控制电流根据“读”信号和片选信号选中存储体中的某一个存储单元，从该单元读出数据，送到数据缓存器，再经过数据总线送到CPU。
存储器“写”操作工作过程：（1）送地址——CPU通过地址总线将地址送入地址总线寄存器，并进行译码;（2）发出“写”命令——CPU通过控制总线将“写”信号送入读/写控制电路;（3）写入数据到存储器——读/写控制电流根据“写”信号和片选信号选中存储体中的某一个存储单元，将数据总线上的数据送到数据缓存器，在写入到选中的存储单元。
2.3.2 读写内存流程图图6 读写程序流程图2.3.3 存储扩展电路电路读写程序DA TA SEGMENTMESSAGE DB ‘ENTER A KEY TO SHOW THE CONTENS’,ODH,OAH,’$’DA TA ENDSSTACK SEGMENTSTA DW 50 DUP(?)TOP EQU LENGTH STASTACK ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA,ES:DATASTART:MOV AX, DA TAMOV DS, AXMOV AX, STACK ;段寄存器及指针初始化MOV SS, AXMOV SP, TOPMOV AX, 0000H ;附加段寄存器指向扩充内存区域MOV ES, AXMOV BX, 0000H ;偏移地址MOV CX, 100H ;显示的字符数MOV DL, 40H ;以‘A’字符开始显示REP1：INC DLMOV ES:[BX], DL ;字符存入扩充内存区域INC BXCMP DL, 5AH ;是否超过‘Z’字符JNZ SS1 ;超过则重置DL的值MOV DL, 40HSS1：LOOP REP1 ;循环256次MOV DX, OFFSET MESSAGEMOV AH, 09 ;显示提示信息INT 21HMOV AH, 01H ; 等待按键INT 21HMOV AX, 00000HMOV ES, AXMOV BX, 0000HMOV CX, 0100HREP2：MOV DL, ES:[BX] ;取出扩充内存的内容并显示MOV AX, 02HINT 21HINC BXLOOP REP2MOV 4COOH ;返回DOSINT 21HCODE ENDSEND START执行程序后屏幕上依次显示存入扩充内存的内容‘A~Z’。
3 小结通过这次将8086存储系统扩展到最大课程设计，对于8086CPU的内部结构、8086系统的结构配置、存储器结构、8086CPU最小和最大模式下的读写总线周期以及汇编语言程序设计、存储器原理都有了更加深刻的认识，尤其通过对程序一步一步跟踪可以更加生动、清楚的看到数据在内存中的存储情况。
虽然存储器扩展在课程进行中已经接触到，但实验一开始遇到了一些瓶颈，尤其是对于芯片的选择以及读写程序汇编等，在通过查阅资料后终于克服了这些困难，最后得以按时完成课程设计。
参考文献[1] 彭虎、周佩玲、傅忠谦，微机原理与接口技术，电子工业出版社（第二版），2010[2] 周明德，微机原理与接口技术实验指导，人民邮电出版社，2001[3] 何晓明，微机原理及应用，机械工业出版社，1999[4] 史家全，微机原理与技术，清华大学出版社，1988[5] 贾金玲，微机原理与接口技术课程设计指导，重庆大学出版社，2009附件：存储系统扩展电路图。