实验七计数器及其应用
实验 计数器及应用
5V
R1
R2
10kΩ 10kΩ
R3 10kΩ
译码
译码
S
M
C
74LS190
(2)
CP
▁R7C4LS19(10)
P0
P0
P1 P2 P3
P1 P2 P3
CP 脉
▁ 0 PL
▁ U/D
八、实验报告要求
1.将基本任务中每个自拟表格得测试数据整理到实验报告上。 2.在实验报告上用铅笔工整、清晰地画出设计得电路,并将自拟测试表格及数据 整理到实验报告上。 3.总结本次实验情况,写出心得体会。包括实验中遇到得问题得处理方法与结 果。
表 6-1 74LS161 逻辑功能得测试
输入
输出
功能 项目 CP CEP CET PE＇ MR＇ P0 P1 P2 P3 Q3 Q2 Q1 Q0 TC
1
×× 0
2 ↑× × 0
1 100100000 1 1001
3 ↑0 × 1 1 0 1 1 0
4 ↑× 0 1 1 0 1 0 1
5 ↑ × × 1 0 ××××
动倒计时,直到 00 时,计数停止。模式状态提示分别用两只不同颜色得 LED 灯来表 示(例如绿灯亮红灯灭表示置数模式,绿灯灭红灯亮表示倒计时)。
五、实验预习
1.熟悉 74LS161 与 74LS190 芯片引脚排列及引脚功能。 2.预习任意进制计数器得设计方法及原理。 3.利用 Multisim 仿真软件对基本任务进行仿真测试,并画出基本任务第 3 项中两 种反馈脉冲法对应得实验接线电路,设计出相应得实验测试数据用表格。 4.任选一项扩展任务,并利用 Multisim 仿真软件进行电路设计与仿真调试,直至 电路功能完全正常为止,画出仿真电路图(电路图使用模块化画法,即实现某一功能
大学数字电路实验-计数器及其应用
QC 11
QD
ENP 10
15
ENT RCO
9
~LOAD 1
~CLR 2
CLK
74LS161D
U3B
5
6
4
74LS00D
DCD_HEX
4321
X2 2.5 V
图2(c)预置反馈置数及级联
• 4、设计一个数字秒表，要 求用74LS161及少量的门电 路组成，同时能实现暂停 和继续功能。
• 提示：数字秒表的计数序列是0、1、 2、~59，是一个六十进制计数器。
六、实验报告要求
• 1、画出实验电路图，记录、整 理实验现象及实验所得的有关波 形。对实验结果进行分析。
• 2、总结使用集成计数器的体会。 • 3、总结设计任意进制计数器的
体会。
• 3、掌握用多片集成计数器 扩展计数范围的基本方法。
二、实验设备与器件
• 1、电子技术实验箱 • 2、数字示波器 • 3、数字万用表 • 4、器件：
74LS161*2 74LS00 74LS20
三、实验内容
•1、测试74LS161的逻 辑功能
• 2、74LS161的主要功能 实验
VCC 5V
U5
DCD_HEX
VCC 5V
U1
3 A
4 B
5 C
6 D
7
14
QA 13
QB 12
QC 11
QD
ENP 10
15
ENT RCO
9
~LOAD 1
~CLR 2
V1 100Hz 5V
CLK
74LS161D
U3A
4321
X1 2.5 V
VCC 5V
实验七 计数器及其应用
实验七计数器及其应用一、实验目的1.熟悉中规模集成电路计数器的功能及应用。
2.掌握利用中规模集成电路计数器构成任意进制计数器的方法.3.学会综合测试的方法。
二、实验仪器及材料a) TDS-4数电实验箱、双踪示波器、数字万用表。
b) 参考元件：与非门74LS00、74LS161、74LS47各一片，7段数码一个。
三、预习要求和思考题：1.预习要求：1)根据指定的任务和要求设计电路,画出逻辑图及理论分析的工作波形,以便与实验比较。
2）拟定实验方法、步骤用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题:1)同步计数器与异步计数器有何不同?2)用两片74LS161及门电路怎样连接可组成M=256异步计数器?四、实验原理计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。
N个计数型触发器可以构成同步或异步N 位二进制加法或减法计数器。
当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中，通用的计数器是二进制和十进制计数器。
按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。
74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图所示：74LS161的功能表7-1A B C D从表7-1不需要时钟信号。
在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数A B C D。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数使能端输入禁止信号，，集成计数器实现状态保持功能，。
在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。
电子技术实验报告7-计数器及其应用(葛楚雄)
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：
3、中规模十进制计数器74LS192(或CC40192)
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
图16-6 74LS192级连示意图
6、实现任意进制计数
（1）用复位法获得任意进制计数器
假定已有一个N进制计数器，而需要得到一个M进制计数器时，只要M<N，用复位法使计数器计数到M时置零，即获得M进制计数器。如下图16-7所示为一个由74LS192十进制计数器接成的5进制计数器。
（2）利用预置功能获得M进制计数器
二、实验原理介绍
计数器是数字系统中用得较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用于分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数功能等等。
从逻辑图和功能表可知，该计数器具有清零信号/MR，使能信号CEP，CET，置数信号PE，时钟信号CP和四个数据输入端P0~P3，四个数据输出端Q0~Q3，以及进位输出TC，且TC=Q0·Q1·Q2·Q3·CET。
5、计数器的级连使用
一个十进制计数器只能显示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级连使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号来驱动下一级计数器。下图为用2片74LS192级连使用构成2位十进制加法计数器的示意图：
数字电子实验-实验七-计数器及其应用
2、用74LS161和逻辑门实现一种十二进制加法
计数器，要求用置数法。
置数法
Q3Q2Q1Q0=1011
&
1
Q0 Q1 Q2 Q3
P
QCC
T
74LS161 LD
CP
C
Q3Q2Q1Q0=0000
74LS161 构成十二进制计数器
LD Q3Q1Q0
四、试验原理
2、用74LS161和逻辑门实现一种十二进制加法 计数器，要求用置数法。
在试验箱上安装电路，检验试验电路接线 无误之后打开试验箱电源，测试设计计数器旳 功能。
四、试验原理
3、试用两片74LS161构成二十四进制加法计数器， 要求用复位法。
首先，利用一片74LS161复位法实现不大于十 六进制计数器旳试验原理如下页所示。
试验七 计数器及其应用
一、试验目旳
1、熟悉集成计数器旳功能。 2、掌握二进制计数器和十进制计数器旳工作原理和使 用措施。 3、掌握任意进制计数器旳设计措施。
二、试验要求
1、测试计数器74LS161旳功能 2、用74LS161和逻辑门实现一种十二进制加法计数器 3、用两片74LS161构成二十四进制加法计数器
四、试验原理
74LS161复位法实现十二进制计数器
➢器使Q3QC2rQ1QQ0=30Q0200，。当实计现到了Q十3Q二2Q进1Q制0=计1数10。0，计数
无CP 0000 0001 0010 0011 0100 0101
1100
瞬 CP 1011 1010 1001 1000 0111 0110 时
输
入
Cr LD P T CP D0 D1 D2 D3
L × ×× × ×× × × H L × × ↑ D0 D1 D2 D3 HH H H ↑ × ×× × HH L × × × ×× × HH × L × × ×× ×
计数器及其应用实验报告
一、实验目的1. 理解计数器的基本原理和构成方式。
2. 掌握中规模集成计数器的使用方法和功能测试。
3. 了解计数器在数字系统中的应用，如定时、分频、数字运算等。
二、实验原理计数器是一种时序逻辑电路，用于对输入脉冲进行计数。
根据计数进制、触发器翻转方式、计数功能等不同，计数器可以分为多种类型。
1. 计数进制：二进制、十进制、任意进制。
2. 触发器翻转方式：同步、异步。
3. 计数功能：加法、减法、可逆（加/减）。
常见的集成计数器有74LS161（4位二进制同步加法计数器）、74LS193（4位二进制同步可逆计数器）等。
三、实验器材1. 数字电路实验箱2. 同步十进制可逆计数器74LS1923. 2输入四与门74LS001四、实验步骤1. 搭建实验电路：根据实验要求，搭建计数器实验电路，包括计数器芯片、时钟源、复位端等。
2. 功能测试：分别对计数器进行加法计数、减法计数、可逆计数等功能的测试，观察输出波形和计数结果。
3. 应用实验：利用计数器实现定时、分频等功能，观察实际效果。
五、实验结果与分析1. 功能测试：- 加法计数：输入时钟脉冲，观察计数器输出端Q0～Q3的变化，验证加法计数功能。
- 减法计数：输入时钟脉冲，观察计数器输出端Q0～Q3的变化，验证减法计数功能。
- 可逆计数：输入时钟脉冲，观察计数器输出端Q0～Q3的变化，验证可逆计数功能。
2. 应用实验：- 定时功能：利用计数器实现定时功能，例如，通过计数器计数1000个脉冲，实现1秒定时。
- 分频功能：利用计数器实现分频功能，例如，将输入的50Hz时钟信号分频为5Hz。
六、实验总结通过本次实验，我们掌握了计数器的基本原理、构成方式和使用方法，了解了计数器在数字系统中的应用。
实验过程中，我们学会了如何搭建实验电路、进行功能测试和应用实验。
本次实验有助于提高我们对数字电路和时序逻辑电路的理解，为后续学习打下基础。
七、实验心得1. 计数器在数字系统中应用广泛，掌握计数器的基本原理和构成方式非常重要。
计数器及其应用的实验原理
计数器及其应用的实验原理1. 什么是计数器？计数器是一种电子数字逻辑电路，用于计算和记数。
它由触发器和逻辑门组成，根据输入信号的变化来记录和显示一个有序的数字序列。
计数器可以实现加法、减法、乘法和除法等运算。
2. 计数器的工作原理计数器基于触发器工作，触发器是一种可以存储和改变其状态的电子开关。
常见的触发器有RS触发器、JK触发器和D触发器。
计数器根据触发器的状态改变来计数。
2.1 二进制计数器二进制计数器是最常用的计数器类型。
它由多个触发器按照一定顺序串联而成，每个触发器表示一个二进制位（0或1）。
当计数器接收到时钟信号时，触发器按照设定的计数模式改变其状态，从而实现计数功能。
2.2 计数模式计数器可以采用不同的计数模式，如递增计数、递减计数、加法计数和减法计数等。
计数模式根据输入信号的变化来确定计数的方向和方式。
3. 计数器的应用3.1 秒表计数器可用于制作秒表。
通过将计数器连接到一个时钟信号源，每个时钟周期就会触发计数器计数一次。
当需要计时时，可以启动计数器并显示经过的时间。
3.2 频率计计数器可以用来测量和显示信号的频率。
通过将计数器连接到输入信号，每个计数器计数周期都会表示输入信号的一个完整周期。
根据计数器计数的频率，可以得到输入信号的频率。
3.3 数字表计数器可以用于制作数字表。
通过将计数器的输出与数码管连接，可以实现数字表对时间、温度、湿度等数值的显示。
通过控制计数器的计数速度，可以调整数字表的刷新速率。
3.4 电子游戏计数器还可以用于制作电子游戏。
通过将计数器的输出与游戏的计分系统连接，可以实现计分的功能。
玩家的得分通过计数器累加并显示在游戏界面上。
4. 总结计数器是一种重要的数字电路，可以用于计数、计时和计算等应用。
它基于触发器的工作原理，通过触发器的状态改变来实现计数功能。
计数器可应用于秒表、频率计、数字表和电子游戏等领域。
掌握计数器的原理和应用可以帮助我们理解和设计更复杂的数字逻辑电路。
实验七 计数器及其应用
实验七 计数器及其应用一．实验目的1．熟悉计数器的工作原理，掌握MSI 计数器逻辑功能及其应用。
2．掌握计数器的级联方法，并会用MSI 计数器实现任意进制计数器。
3．会用MAX+PLUS Ⅱ系统软件进行任意进制计数器的设计。
二、实验器材1．74LS00 四2输入与非门 2．74LS20 双4输入与非门3．74LS161 同步二进制可预置计数器 4．74LS290 异步2-5-10进制计数器三、实验原理计数器是一种使用相当广泛的功能器件，现在无论是TTL 还是CMOS 集成电路，都有品种齐全的MSI 计数器。
计数器是一种时序电路，工作方式可分为同步和异步两种。
计数器按计数制可分为二进制，十进制和任意进制计数器；按计数方式可分为加法﹑减法和可逆计数器。
下面介绍几种常用的MSI 计数器及其应用(一) 同步计数器同步计数器是将计数脉冲同时引入到各级触发器，当输入计数时钟脉冲触发时，各级 触发器的状态同时发生转移。
这类计数器有四位二进制可予置计数器﹑十进制可予置计数器和可予置可逆计数器等，常用的74LS160为十进制计数器，直接清除；161为二进制计数器，直接清除；162为十进制计数器，同步清除；163为二进制计数器，同步清除。
两个高电平有效允许输入P 和T 及动态进位输出使计数器易于级联；T 允许动态进位输出；在允许态若计数器处于最大值的状态，动态进位输出变为高电平；对于160和162，动态进位输出=T A Q B Q C Q D Q ；对于161和163，动态进位输出=T D C B A Q Q Q Q 。
功能表（160/161）输 入输出 Qn 时钟 清除 置数 P T X L X X X 清除 H L X X 置数 H H H H 计数 XH H L X 不计数 XHHXL不计数 功能表（162/163）输 入 输出 Qn 时钟 清除 置数 P T L X X X 清除 H L X X 置数 H H H H 计数 X H H L X 不计数 XHHXL不计数在可逆计数器中，74190﹑74LS190﹑74HC190为可予置BCD 十进制同步可逆计数器（带方式控制）；74191﹑74LS191﹑74HC191为可予置四位二进制同步可逆计数器（带方式控制）；74192﹑74LS192﹑74HC192﹑74C192为可予置BCD 十进制同步可逆计数器（双时钟带清除）；74193﹑74L193﹑74LS193﹑74HC193﹑74C193为可予置四位二进制同步可逆计数器（双时钟带清除）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验七计数器及其应用
一、实验目的
1、学习用集成触发器构成计数器的方法
２、掌握中规模集成计数器的使用及功能测试方法
3、运用集成计数计构成1/Ｎ分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能.
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前,无论是ＴTL还是ＣMOS集成电路，都有品种较齐全的中规模集成计数器.使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。
１、中规模十进制计数器
CC40192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如图7—1所示。
图7-1 CC4０192引脚排列及逻辑符号
图中LD-置数端ＣP U—加计数端 CＰD—减计数端
CO—非同步进位输出端BO—非同步借位输出端
Ｄ０、Ｄ１、D2、D3-计数器输入端
Q0、Q1、Ｑ2、Q３—数据输出端 CR-清除端
ＣC40192（同74LS1９2，二者可互换使用）的功能如表7—1，说明如下：
表7－1
当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。
当ＣR 为低电平，置数端LD 也为低电平时,数据直接从置数端D 0、D １、D 2、D 3 置入计数器.当ＣR 为低电平，LD 为高电平时,执行计数功能。
执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入;在计数脉冲上升沿进行 8421 码十进制加法计数。
执行减计数时,加计数端ＣP U 接高电平，计数脉冲由减计数端ＣＰD 输入,表9-2为8４２1码十进制加、减计数器的状态转换表。
表7-2
加法计数 减计数
2、用D 触发器构成异步二进制加／减计数器
图7-２是用四只D 触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D 触发器接成T ’触发器,再由低位触发器的Q 端和高一位的CP 端相连接.
图７-2 四位二进制异步加法计数器
若将图7—2稍加改动,即将低位触发器的Q端与高一位的CP端相连接,即构成了一个4位二进制减法计数器.
3、计数器的级联使用
一个十进制计数器只能表示0~９十个数，为了扩大计数器范围，常用多个十进制计数器级联使用.
同步计数器往往设有进位（或借位)输出端,故可选用其进位（或借位)输出信号驱动下一级计数器.
图7－３是由CC40192利用进位输出CO控制高一位的CP U端构成的加数级联图。
图7—3 CC４01９２级联电路
4、实现任意进制计数
(1）用复位法获得任意进制计数器
假定已有N进制计数器,而需要得到一个M进制计数器时,只要M＜N,用复位法使计数器计数到M时置“0”，即获得M进制计数器。
如图7-4所示为一个由CC40１9２十进制计数器接成的6进制计数器。
(2）利用预置功能获M进制计数器
图7—５是一个特殊12进制的计数器电路方案.在数字钟里，对时位的计数序列是1、2、…11，12、1、…是１2进制的，且无0数.如图所示，当计数到13时，通过与非门产生一个复位信号，使ＣＣ4０192（２)〔时十位〕直接置成0０00，而CC4０1９2(1），即时的个位直接置成00０1,从而实现了1—１２计数.
图7－４ 6进制计数器7－5 特殊1２进制计数器
三、实验设备与器件
1、＋5V直流电源２、双踪示波器
3、连续脉冲源４、单次脉冲源
5、逻辑电平开关
6、逻辑电平显示器
7、译码显示器
８、ＣC4019２×２（7４LS１92） CＣ4012(74ＬS20） CC4013×2（74LＳ7４)四、实验内容(提示：各项实验的计数输出可接到ＬED数码管显示电路显示)
１、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能
计数脉冲由单次脉冲源提供,清除端ＣR、置数端LD、数据输入端Ｄ3 、D2、Ｄ1、D0 分别接逻辑开关，输出端Q3、Ｑ2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、Ｃ、Ｄ;CO和BO接逻辑电平显示插口。
按表7—1逐项测试并判断该集成块的功能是否正常。
（1) 清除
令CR=1，其它输入为任意态,这时Q3Ｑ2Ｑ1Q0=0000,译码数字显示为0.清除功能完成后，置ＣＲ=0
(2）置数
CＲ=0,ＣP U，CPＤ任意，数据输入端输入任意一组二进制数，令LD= 0,观察计数译码显示输出，予置功能是否完成，此后置LD=１。
(3）加计数
CR=0，LD＝CP D＝1，CP U接单次脉冲源。
清零后送入10个单次脉冲,观察译码数字显示
是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。
（4）减计数
CＲ＝0,LD＝CP U＝1，CP D接单次脉冲源。
参照３）进行实验。
2、图7－3所示，用两片CC４01９２组成两位十进制加法计数器，输入１Ｈｚ连续计数脉冲，进行由０0—99累加计数，记录之。
3、将两位十进制加法计数器改为两位十进制减法计数器,实现由99-00递减计数，记录之。
4、6进制计数器，按图７-4电路进行实验，记录之。
5、特殊１2进制计数器，按图7－5进行实验,记录之.
６、用CC401３或7４ＬS7４ D触发器构成４位二进制异步加法计数器。
（选做）
（1）按图7－２接线，R D接至逻辑开关输出插口，将低位CＰ0端接单次脉冲源,输出端Q3、Ｑ2、Q3、Ｑ０接逻辑电平显示输入插口，各S D接高电平“1”。
（2）清零后，逐个送入单次脉冲，观察并列表记录Ｑ3～Q0状态.
（3) 将单次脉冲改为１ＨZ的连续脉冲，观察Q3～Q0的状态。
（4）将1Hｚ的连续脉冲改为1KＨz,用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形,描绘之.
(５) 将图7—２电路中的低位触发器的Q端与高一位的ＣＰ端相连接，构成减法计数器,按实验内容2),3）,4)进行实验，观察并列表记录Q3～Q０的状态。
五、实验预习要求
1、复习有关计数器部分内容
2、绘出各实验内容的详细线路图
3、拟出各实验内容所需的测试记录表格
4、查手册，给出并熟悉实验所用各集成块的引脚排列图
六、实验报告
1、画出实验线路图，记录、整理实验现象及实验所得的有关波形.对实验结果进行分析。
２、总结使用集成计数器的体会.。