数字电子钟逻辑电路设计

数 字 电 子 钟 逻 辑 电 路 设 计 一、 简述

数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相 比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应 用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数 显电子钟。

数字电子钟的电路组成方框图如图 1.1所示

由图i.i 可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成 的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制） 计时计数器；秒、分、时的译码显示部分等。

、设计任务和要求

用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如 下：

显示器 显示器 显示器 显示器

it

1T

1?

图i.i 数字电子钟框

译码器

译码器

译码器

译码器

1T

it IT

图

1. 由晶振电路产生1Hz 标准秒信号。

2. 秒、分为00〜59六十进制计数器。

3. 时为00〜23二十四进制计数器。

4. 周显示从1〜日为七进制计数器。

5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别

对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。

6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再

呜叫一次高音（1000Hz）。

三、可选用器材

1. 通用实验底板

2. 直流稳压电源

3. 集成电路：CD4060 74LS74 74LS161、74LS248 及门电路

4. 晶振：32768 Hz

5. 电容：100口F/16V、22pF、3〜22pF之间

6. 电阻：200 Q、10K Q、22M Q

7. 电位器：2.2K Q 或4.7K Q

8. 数显：共阴显示器 LC5011-11

9. 幵关：单次按键

10. 三极管：8050

11. 喇叭：1 W /4 , 8Q

四、设计方案提示

根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化 设计。

1. 秒脉冲发生器

脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量， 通常用晶体振荡器发出的脉冲经过整形、分频获得

1Hz 的秒脉冲。如晶振为32768

Hz ，通过15次二分频后可获得1Hz 的脉冲输出，电路图如图1.2所示。

2. 计数译码显示

秒、分、时、日分别为 60、60、24、7进制计数器、秒、分均为 60进制，即显 示00〜59,它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为

图1.2

00〜23,个位仍为十进制，而十位为三进制，但当十进位计到2,而个位计到4时清零，就为二十四进制了。

周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表

1.1所示。

按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）

所有计数器的译码显示均采用BCD-七段译码器，显示器采用共阴或共阳的显

——k口口

表1.1状态表

3. 校时电路

在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调

整。

置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。

4. 整点报时电路当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为59 时，则秒在计数计到54 时，输出一延时高电平去打开低音与门，使报时

声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。

五、参考电路

数字电子钟逻辑电路参考图如图 1.3 所示。

图 1.3 数字电子钟逻辑电路参考图

六、参考电路简要说明

1. 秒脉冲电路

由晶振32768Hz经14分频器分频为2Hz,再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。

2. 单次脉冲、连续脉冲

这主要是供手动校时用。若幵关K1打在单次端，要调整日、时、分、秒即可

按单次脉冲进行校正。如K1在单次，K2在手动，则此时按动单次脉冲键，使周计数器从星期1 到星期日计数。若开关K1 处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。单次、连续脉冲均由门电路构成。

3. 秒、分、时、日计数器

这一部分电路均使用中规模集成电路74LS161 实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。从图 3 中可以发现秒、分两组计数器完全相同。当计数到59 时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到/CR 端，而实现个位十进制，十位六进制的功能。

时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23 时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“ 23”这一数字后，时计数器清零，图中采用了十位的“ 2”和个位的“ 4”相与非后再清零。

对于日计数器电路，它是由四个D触发器组成的（也可以用JK触发器），其逻辑功能满足了表1，即当计数器计到 6 后，再来一个脉冲，用7的瞬态将Q4、Q3、

Q2、Q1置数，即为“ 1000”，从而显示“日”（8）。

4．译码、显示

译码、显示很简单，采用共阴极LED数码管LC5011-11和译码器74LS248,当

然也可用共阳数码管和译码器