数字电子钟逻辑电路设计
数字电子钟逻辑电路设计
计算机与信息工程学院 2012级通信31班 xxx 201211xxxx
指导教师 xxxx 教师
摘要本文提供了数字电子钟逻辑电路的设计思路，主要应用74LS160芯片的清零、、置数和进位端的进位输出等作用来实现数字钟的设置和运行。
原理是用十进制和的加法计数器实现时钟的计时功能等。
关键词74LS160芯片；二十四进制；六十进制；
1. 设计任务及主要技术指标和要求
1.1 实验设计的任务：
使用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟。
1.2 主要技术指标：
时间以24小时为一个周期；显示时，分，秒；有校时功能，可以分别对时、分、秒进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点时进行蜂鸣报时（我们使用的是流水灯）.
1.3 实验要求：
1.由555定时器产生1Hz的标准秒信号。
2.秒、分为00～59 六十进制计数器。
3.时为00～23 二十四进制计数器。
4.可以手动校正：能分别进行秒、分、时的校正。
只要将开关置于手动位置，可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入的校正。
2.工作原理和基本组成
数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器及二十四进制计时计数器，以及秒、分、时的译
码显示部分等。
“秒计数器”采用2片74LS160十进制芯片、1片74LS04非门芯片和1片74LS00与非门芯片组成60进制计数器，每累计60秒，发出一个“秒脉冲”信号。
“分计时器”与秒计时器相同，用2片74LS160十进制芯片、1片74LS04非门芯片和1片74LS00与非门芯片组成60进制计数器，每累计60分，发出一个“时脉冲”信号。
从分计数器输出的该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，也是由2片74LS160和1片74LS00芯片以及1片74LS04芯片采用清零法连接而成。
译码显示电路部分将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码,通过七段LED译码管显示出来的。
图2 74LS160管脚功能
图3 74LS160引脚图
3, 电路总体说明
图4 总电路图
时间计数单位有时计数，分计数和秒计数等几个部分。
时计数单位一般为24进制计数器计数，其输出为两位8421BCD码形式；分计数和秒计数单位为60进制计数器，其输出也为8421BCD码。
3.1 秒位的设置
秒个位计数单位为10进制计数器，无需进制转换，只需将co进位输出与下一片74LS160的CP1通过非门相连接。
CP0（上跳动沿有效）与1HZ秒输入信号相连，使能端都接高电平。
秒十位计数单元为6进制计数器，需要进制转换。
将十进制计数器转换为6进制器的电路连接，其中Q1和Q3接到与非门的输入端，输出端接第二片芯片的置数端（LD低电平有效）。
同时将置数端的信号接到第三片芯片的CP上。
3.2 分位的设置
与秒位相同都为六十进制的计数器，所以连接方式与秒位设置的相同。
3.3 时位设置
时个位计数单元电路结构仍与秒或分个位计数单元相同，但是要求整个时计数单元应为24进制计数器。
即时个位计数单元的Q3端与时计数器的十位端的Q2接到与非门的输入端，与非门的输出端接到时计数器的十位端的清零端。
,便接成了一个二十四进制的计数器。
3.4 整点报时电路设置
分的个位为9时，分的十位为5时，秒的十位为5时，时钟进行整点报时，流水灯亮。
流水灯亮10秒。
在面包板上连接电路，并调试电路。
（注意：一部分一部分的测试电路，看是否实现功能），功能都实现后进行整体电路的测试。
该电路的总体实现的功能是计数，报时和校正。
通过上面的实验基本上实现了这些功能。
4. 小结
本次实验，通过对数字电子钟的逻辑电路的设计，理解了74LS160、74LS00、
74LS04和74LS20芯片的功能，和这些芯片的作用，也学会了用两个芯片实现进制间的转换。
在最初做实验时，由于没有检查面包板的质量，忽略了面包板的问题导致了实验初期的失败，但在最后发现了问题，更换了新的面包板后使我们组的实验进行了起来。
实验过程中遇到了好多连线的问题，在布置地线和5V电压线时，不慎把两线接到了一起，导致电路没办法运行，而且电线发烫，经过认真的检查，最后解决了这一系列的问题，最后使数字钟电路得以实现。
老师的耐心讲解，使我对不清晰的的知识点及时得到补充，使得实验进行的更加顺利。
这次的数电课设使我学到了很多在课本上学不到的知识，也提高了我的动手能力，通过这次的课设，了解了与伙伴合作也是实验进展顺利的关键，为以后的实验打下坚固的基础。
对老师的指导致以衷心的感谢！
参考文献
[1]阎石.数字电子技术基础（第五版）.北京：高等教育出版社，1998.12
[2] 孙怀安，杨广平.基于虚拟现实语言的机器人三维仿真系统软件 .西安电子科技大学学报（自然科学版），2001，6.。
数字电子钟逻辑电路设计任务和要求
数字电子钟逻辑电路设计任务和要求数字电子钟是一种常见的电子产品，主要用于测量时间并显示时间的数字设备。
其逻辑电路设计任务和要求主要包括以下几个方面。
1.时钟电路的设计时钟电路是数字电子钟最基础的逻辑电路，它主要用于生成数字电子钟的精确时间信号。
时钟电路一般采用晶振振荡器来实现，需要根据不同的时钟精度要求选择不同的晶振振频。
同时，还需要考虑时钟电路的功耗、噪声、温度稳定性等因素，确保时钟电路提供的时间信号精确可靠。
2.数字显示电路的设计数字电子钟的主要功能是显示时间，因此数字显示电路的设计至关重要。
数字显示电路一般采用数码管作为显示装置，并通过逻辑门实现控制信号的生成，从而完成时钟的秒、分、时等时间信息的显示。
在设计数字显示电路时，需要考虑显示模式、显示颜色、显示亮度等因素，同时需要确保数字显示电路的功耗、稳定性和可靠性。
3.时钟芯片的设计时钟芯片是数字电子钟的核心模块，它集成了时钟电路、数字显示电路、控制逻辑等多个模块，是数字电子钟整体性能的关键因素。
时钟芯片需要具备高集成度、低功耗、高精度、高稳定性等特点，同时还需要和微控制器、电源管理模块等其他模块协同工作，确保数字电子钟整体性能的稳定和可靠。
4.电源管理电路的设计电源管理电路主要用于对数字电子钟的电源进行管理，保证数字电子钟正常工作。
电源管理电路一般包括电池电路、充电电路、供电稳压电路等，需要根据数字电子钟的工作特点和电源管理要求进行设计，确保数字电子钟的电源供应稳定可靠。
5.外部接口的设计数字电子钟还需要与其他外部设备进行通信和交互，因此需要设计合适的外部接口。
外部接口主要包括串行接口、并行接口、无线接口等，需要根据数字电子钟的具体应用场景和接口要求进行选择和设计。
综上所述，数字电子钟的逻辑电路设计任务和要求涉及多个方面，需要综合考虑时钟电路、数字显示电路、时钟芯片、电源管理电路和外部接口等多个模块，同时还需要确保数字电子钟的功耗、稳定性和可靠性等方面的性能。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计Tq weqehrqeryqrqertqertqtre一、实验目的：1、掌握数字钟的设计方法；2、熟悉集成电路的使用方法。
二、设计任务和要求：1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；2、用中小规模集成电路组成电子钟；3、画出框图和逻辑电路图，写出设计报告；4、选做：①闹钟系统。
②整点报时。
③日历系统。
三、方案选择和论证：1．分秒功能的实现：用两片74290组成60进制递增计数器2.时功能的实现：用两片74290组成24进制递增计数器3．定点报时：当分秒同时出现为0时，灯亮。
4.日历系统：月跟日分别用2片74192实现，月份就接成12进制，日则接成31进制，星期由1片74192组成7进制，从星期一至星期天。
四、方案的设计：1、可调时钟模块：秒、分、时分别为60、60和24进制计数器。
用两片74LS290做一个二十四进制, 输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。
通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。
其电路图如下：同理利用两片74290组成的六十进制计数器，如下图所示将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。
2.校时电路：例如说时的校准，开关1上端接1HZ脉冲，下端接分的进位。
当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。
其电路如总电路图所示3.整点报时：分别用2个或非门接到分和秒的各输出个节点处，再用一个与非门与报时灯链接，当输出同时为零时，即整点时，报时灯就亮了，起到报时功能。
本实验使用LED发光（1s），其电路图如下：4.日历系统：月和日都用2片74192实现。
数字电子钟逻辑电路设计
内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告数字电子钟逻辑电路设计计算机与信息工程学院 2010级计科师范汉班班程锦 20101102055指导教师张鹏举讲师摘要通过74LS161的置数功能，分别实现时钟的时，分，秒的不同进位，当秒的个位为9时，第一片74LS161实现置数功能，把个位置零的同时并向十位发出脉冲信号，分的功能和秒相同，当时的个位同秒的个位，但是当小时的个位为4，十位为2时，实现整个电路的统一清零。
关键词74LS161；清零；置数1 工作原理一个基本的数字钟电路系统主要有“秒”信号发生器、“时”、“分”、“秒”计数器、译码器及显示器电路组成。
“秒”信号产生器是整个系统的时基信号，“秒”计数器采用60进制计数法，其是由2片74LS161采用清零法串联而成，每累计60秒发出一个分脉冲信号。
从“秒”计数器输出的该信号将被送到“分”计数器。
“分” 计数器也采用60进制计数法，每累计60分钟，发出一个时脉冲信号，此计数原理与“秒”计数器完全相同。
从“分”计数器输出的该信号将被送到“时”计数器。
“时”计数器采用24进制计时器。
将“时”、“分”、“秒”计数器的输出状态接到七段显示器上，通过LED七段显示器显示出来。
本系统采用计数器、译码器、显示器、校时电路组成。
由LED七段数码管来显示译码器所输出的信号。
采用了74LS161小规模集成芯片。
2 设计步骤及方法一个基本的数字钟电路主要由译码显示器,“时”，“分”，“秒”计数器和定时器组成。
电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。
首先构成一个周期为一秒的标准“秒”脉冲信号，由74LS161采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器，24进制“时”计数器。
置数法适用于具有预置数功能的集成计数器。
对于就有预置数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输入端的状态置入输出端。
数字逻辑电路设计课程设计之数字电子钟
课程名称：数字电路逻辑设计课程设计设计项目：数字电子钟学生姓名：同组人：高爽一．设计目的1.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2.进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3.提高电路布局﹑布线及检查和排除故障的能力；4.培养书写综合实验报告的能力。
二 . 设计要求1.设计一个具有时、分、秒显示的电子钟（23小时59分59秒）；2.应该具有手动校时校分的功能；3.应该具有整点报时功能：从59分51秒起(含59分51秒)，每隔2秒发出一次蜂鸣，连续5次；4.使用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；5.画出框图和逻辑电路图，写出设计、实验总结报告。
三 . 设计原理1.数字电子钟基本原理数字电子钟的逻辑框图如下图所示。
它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
2.数字电子钟单元电路设计时钟脉冲已经由实验箱提供,实验箱提供的是秒脉冲；显示电路已经由实验箱提供。
(1)计数器电路A．秒个位计数器，分个位计数器，时个位计数器均是十进制计数器；B．秒十位计数器，分十位计数器均是六进制计数器；C．时十位计数器为二进制计数器因此，选择74LS90可以实现二-五-十进制异步计数器芯片实现上述计数功能。
时位计数器分位计数器秒位计数器(2)手动校时电路当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是：在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和小时的正常计数。
手动校时电路图(3)整点报时电路整点报时功能：即从59分51秒起(含59分51秒)，每隔2秒发出一次蜂鸣，连续5次。
数字电子时钟逻辑电路设计
使能端，来控制门电路的通断。因此利用三态门可心方便地将输出端连接到总线。
如果你的多个设备端口要挂在一个总线上,必须通过三态缓冲器。因为在一个 总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这 个输出端口的数据.所以你还需要有总线控制管理,访问到哪个端口,那个端口的 三态缓冲器才可以转入输出状态.这是典型的三态门应用,如果在线上没有两个以 上的输出设备,当然用不到三态门,而线或逻辑又另当别论了
冲信号时间间隔为0.5s
3设计步骤及方法
3.1分和秒部分的设计：
分和秒部分的设计是采用GAL16V8芯片来设计的60进制计数器，具体设计如
图1示：
图1分和秒部分设计图
秒部分的设计是秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完
成从00-59的六十进制计数器。当计数到59时清零并重新开始计数。
1设计任务及其工作原理
1.1设计术要求:
(1)秒、分为00〜59六十进制计数器
⑵时为00〜23二十四进制计数器
（3）可手动校正：能分别进行秒、分、时 的校正。只要将开关置于手动位置，可分 别对秒、分、时 进行手动脉冲输入调整或连续脉冲输入校正。并且可以手动按下 脉冲进行清零。
加了许多课本以外的知识。更加了解了时序逻辑电路的设计步骤及方法，对时序逻 辑电路的触发方式的理解更加深刻即同步连接方式和异步连接方式的了解。掌握了abel-hdl语言以及ispEXPERT的使用以及对GAL系列芯片的设计方法有进一步的了 解，和4040、M74LS125AP三态门芯片引脚结构和功能的理解及运用。其次就是考 虑问题要周全，即使是一开始认为对的东西，也要用怀疑的心态来看待它，这样才 能发现问题，从而解决问题。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种通过电子元器件来显示时间的设备。
它采用数字显示方式，能够精确地显示时、分、秒，并具备时间设置、闹钟功能等。
本文将为您介绍一种数字电子钟的逻辑电路设计。
一、设计目标本设计旨在实现一个简单且稳定的数字电子钟，具有以下功能：1. 显示当前的时、分、秒；2. 具备设置时间的功能；3. 具有闹钟功能，能在设定的时间触发闹钟；4. 使用稳定的时钟信号，确保显示的准确性。
二、设计思路1. 时钟信号时钟信号是数字电子钟的核心，它提供了每一秒的时间基准。
我们可以使用晶体振荡器作为时钟信号源，晶体振荡器能提供稳定的频率信号，确保显示的准确性。
2. 计时功能数字电子钟需要精确地计时，因此需要设计一个计时模块。
我们可以使用可编程计数器作为计时模块，根据时钟信号的频率，在每个计时周期内加1，从而实现精确的计时功能。
3. 数码管显示为了显示时、分、秒等信息，我们需要使用数码管。
数码管由多个数码管单元组成，每个数码管单元可以显示一个数字(0-9)。
通过控制每个数码管单元的输入信号，我们可以实现相应的数字显示。
4. 设置功能为了实现设置时间的功能，我们可以使用开关和触发器。
当用户按下设置按钮时，触发器会将时、分、秒数据锁存，并将数据传输到计时模块中。
用户可以通过增加或减少按键来调整时间，同时按下确认按钮后，触发器会将锁存的时间数据传输到计时模块中，实现时间的设置。
5. 闹钟功能为了实现闹钟功能，我们可以设置一个闹钟触发器模块。
用户可以按下闹钟设置按钮，将所需闹钟时间输入到触发器中，并按下确认按钮进行确认。
当达到设定的闹钟时间时，触发器会输出一个高电平信号，触发闹钟。
三、电路设计1. 时钟信号部分时钟信号部分使用晶体振荡器作为时钟源，通过稳压电源提供适当的电压，并通过数字时钟芯片将信号引入。
2. 计时功能部分计时功能部分由可编程计数器组成，计数器的时钟输入与时钟信号相连接，使其能够按照时钟信号的频率进行计数。
数字逻辑课程设计报告 电子钟
数字逻辑课程设计报告电子钟数字逻辑课程设计报告-电子钟数字逻辑电路―课程设计报告数字逻辑课程设计报告-----多功能数字钟的同时实现一．设计目的：1.学会应用领域数字系统设计方法展开电路设计。
2.进一步提高maxplusii软件开发应用领域能力。
3.培育学生综合实验能力。
二．实验仪器与器材：1、开发软件maxplusii软件2、微机3、isp实验板se_3型isp数字实验开发系统4、打印机三．实验任务及建议设计一个多功能数字钟：1.能进行正常的时、分、秒计时功能。
1）用m6m5展开24十进制小时的表明；2）用m4m3展开60十进制分的表明；3)用m2m1进行60进制秒的显示。
2.利用按键实现“校时”、“校分”和“秒清单”功能。
1)按下sa键时，计时器快速递减，按24小时循环，并且计满23时返回00。
2)按下sb键时，计时器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。
3)按下sc，秒清零。
建议按下“sa”或“sb”均不能产生数字LBP（“sa”、“sb”按键就是存有晃动的，必须对“sa”“sb”展开窭晃动处置。
）3.能够利用实验板上的扬声器并作整点报时功能。
1）当计时到达59分50秒时开始报时，在59分50、52、54、56、58秒鸣叫，鸣叫声频为500hz。
2）抵达59分后60秒时为最后一声整点报时。
整点报时的频率为1kz。
4.能够惹出时1）闹时的最小时间间隙为10分钟。
2）惹出时长度为1分钟。
3）惹出时声响就是单频的。
5．用maxplusii软件设计符合以上功能要求的多功能数字钟，并用层次化设计方法设计该电路。
1）通过语言同时实现各模块的功能，然后再图画出高电路的顶层图。
2）消抖电路可以通过设计一个d触发器来实现，sa、sb、sc等为包含抖动的诸如信号，而电路的输出则是一个边沿整齐的输出信号。
3）其他的计时功能、表明功能、多路挑选功能、分频功能、报时功能和惹出时等功能模块都用vhdl语言实现。
数字逻辑EDA电子钟课程设计报告
多功能数字钟设计说明：1．系统顶层框图：各模块电路功能如下：1.秒计数器、分计数器、时计数器组成最根本的数字钟，其计数输出送7段译码电路由数码管显示。
2.基准频率分频器可分频出标准的1HZ频率信号，用于秒计数的时钟信号；分频出4HZ频率信号，用于校时、校分的快速递增信号；分频出64HZ频率信号，用于对按动"校时〞，"校分〞按键的消除抖动。
2.多功能数字钟构造框图：一、系统功能概述已完成功能1.完成时／分／秒的依次显示并正确计数，利用六位数码管显示；2.时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；3.定时器：实现整点报时，通过扬声器发出上下报时声音；4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进展调整；5.闹钟：实现分/时闹钟设置，在时钟到达设定时间时通过扬声器响铃。
有静音模式。
待改良功能：1. 系统没有万年历功能，正在思考设计方法。
2. 应添加秒表功能。
二、系统组成以及系统各局部的设计1.时计数模块时计数模块就是一个2位10进制计数器，记数到23清零。
VHDL的RTL描述如下：----t_h.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entityt_h isport(en,clk,clr:in std_logic;dout:out std_logic_vector(7 downto 0);c:out std_logic);endt_h;architecture rtl oft_h issignal t:std_logic_vector(7 downto 0);beginprocess(en,clk,clr)variable t:std_logic_vector(7 downto 0);beginif en='1' then --异步使能if clk 'event and clk='1' thent:=t+1;if t(3 downto 0)=*"A" then --个位等于10则十位加1t(7 downto 4):=t(7 downto 4)+1;t(3 downto 0):=*"0"; --个位清零end if;if t>*"23" then --大于23清零t:=*"00";end if;end if;if clr='1' then --异步清零t:=*"00";end if;end if;dout<=t;end process;end rtl;时计数器模块仿真波形如下从仿真波形可知，当计数到23时，下一个时钟上升沿到来时就清零了，符合设计要求。
数字电子钟电路
数字电子钟逻辑电路设计摘要本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输进四与非门采纳异步连接设计构成数字电子钟。
分、秒均使用60进制循环计数，时使用24进制循环计数。
要害词电子时钟；清零；循环计时1设计任务及要紧技术指标和要求1.1设计任务：用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。
1.2要紧技术指标和要求：由555定时器产生1Hz的标准秒信号。
秒、分为00~59进制计数器时为00~23二十四进制计数器。
2引言数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时正确、显示直瞧、无机械传动装置等优点，因而得到广泛的应用。
如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。
3工作原理数字电子钟所采纳的是十六进制计数器74LS161和十进制计数器74SL160，依据时分秒各个局部的的不同功能，设计成不同进制。
秒的个位，需要10进制计数器，十位需6进制计数器〔计数到59时清零并进位〕。
秒局部设计与分钟的设计完全相同；时局部的设计为当时钟计数到24时，使计数器的小时局部清零，从而实现整体循环计时的功能。
3.14位同步计数器74LS161引足结构图，如图1〔74SL160的引足结构与74SL161完全相同〕：3.2二输进四与非门74LS00引足结构图，如图2：3.374LS161功能如表1所示：3.4非门真值表如表2所示：表174LS161功能表4电路组成局部4.1计数局部：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采纳异步连接，利用外接标准1Hz脉冲信号进行计数。
4.2显示局部：将三片74LS161芯片和三片74LS60的Q0Q1Q2Q3足分不接到实验箱上的数码显示管上，依据脉冲的个数显示时刻。
5设计步骤及方法所有74LS161芯片和74LS160的16足接5V电源(置为1)，3足、4足、5足、6足和8足接地〔置为0〕。
数字电子钟逻辑电路设计
内蒙古师范大学计算机与信息工程学院《数字逻辑》课程设计报告数字电子钟逻辑电路设计摘要数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所得大型数显示电子钟。
数字电子钟由以下几部分组成：石英晶体震荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器及二十四进制计时计数器，以及秒、分、时的译码显示部分等。
秒计数器的十位和分计数器的十位采用六进制，其他位采用十进制。
关键词74LS161 芯片；60 进制转换；24 进制转换；数码管。
正文:1设计任务及主要技术指标和要求任务及主要指标：用中、小规模集成电路设计一台能显示时、分的数字电子钟。
要求如下：1 由数字逻辑试验箱提供1Hz 的标准秒信号。
2分为00〜59六十进制计数器。
3时为00〜23二十四进制计数器。
2工作原理数字电子钟的秒脉冲发生器由电路箱提供，计数部分主要由4 个161 芯片和2个00芯片组成。
使用置数法连接电路实现进位。
设11〜14 引脚为Q0 〜Q3：（1）分的连接方法分的个位上逢十秒进一，先将161 的十六进制改为十进制，将分的个位上的C3和Q0用与非门连接后接到LD反和下一个芯片（分的十位）的CP上, 即Q3 Q2 Q i Q o=OOOO开始，变到Q3 Q2 Q i Q o=1001时，则分的个位向十位进一。
分的十位逢六进一。
分的十位上的Q2 和Q0 用与非门连接后接到LD 反和下一个芯片（时的个位）的CP上，从Q3QQ Q）=OOOO开始，到Q3 Q2 Q Q O=O1O1 时，则分的十位向分的个位进一。
（2）时的连接方法当时的个位的Q3 Q2 Q1 Q O=OOOO 开始，当Q3 Q2 Q1 Q O=O1OO 时，则时的个位向时的十位进一。
当时的十位的C3 Q2 Q i Q O=OOOOO开始，C3 Q2 Q iQ O=OO1O 时，时的个位的Q3 Q2 Q1 Q O=O1OO 时，为了完成满24 点的清零，要将时的个位上的Q2 与十位上的Q i 用与非门连接后的输出端接到个位和十位的CR反上，即完成了芯片间的部分组合。