基于ARM的处理器体系结构
Cortex系列ARM核心及体系结构简介.
众所周知，英国的ARM公司是嵌入式微处理器世界当中的佼佼者。
ARM一直以来都是自己研发微处理器内核架构，然后将这些架构的知识产权授权给各个芯片厂商，精简的CPU架构，高效的处理能力以及成功的商业模式让ARM公司获得了巨大的成功，使他迅速占据了32位嵌入式微处理器的大部分市场份额，甚至现在，ARM芯片在上网本市场的也大有与INTEL的ATOM处理器一较高低的实力。
目前，随着对嵌入式系统的要求越来越高，作为其核心的嵌入式微处理器的综合性能也受到日益严峻的考验，最典型的例子就是伴随3G网络的推广，对手机的本地处理能力要求很高，现在一个高端的智能手机的处理能力几乎可以和几年前的笔记本电脑相当。
为了迎合市场的需求，ARM公司也在加紧研发他们最新的ARM架构，Cortex系列就是这样的产品。
在Cortex之前，ARM核都是以ARM 为前缀命名的，从ARM1一直到ARM11，之后就是 Cortex系列了。
Cortex在英语中有大脑皮层的意思，而大脑皮层正是人脑最核心的部分，估计ARM公司如此命名正有此含义吧。
一．ARMv7架构特点下表列出了ARM微处理器核心以及体系结构的发展历史：表一: ARM微处理器核心以及体系结构的发展历史我们可以看到，Cortex系列属于ARMv7架构，这是ARM公司最新的指令集架构，而我们比较熟悉的三星的S3C2410芯片是ARMv4架构，ATMEL公司的AT91SAM9261芯片则是ARMv5架构。
ARMv7架构是在ARMv6架构的基础上诞生的。
该架构采用了Thumb-2技术，Thumb-2技术是在ARM的Thumb代码压缩技术的基础上发展起来的，并且保持了对现存ARM解决方案的完整的代码兼容性。
Thumb-2技术比纯32位代码少使用 31％的内存，减小了系统开销。
同时能够提供比已有的基于Thumb技术的解决方案高出38％的性能。
ARMv7架构还采用了NEON技术，将DSP和媒体处理能力提高了近4倍，并支持改良的浮点运算，满足下一代3D图形、游戏物理应用以及传统嵌入式控制应用的需求。
arm相关概念
arm相关概念ARM相关概念1. ARM架构简介•ARM架构是一种低功耗、高性能的处理器架构。
•ARM架构广泛应用于移动设备、嵌入式系统和智能硬件等领域。
•ARM架构采用精简指令集(RISC)的设计，具有较高的能效比和较低的功耗。
2. ARM处理器•ARM处理器是基于ARM架构设计的中央处理器(CPU)。
•ARM处理器具有多种系列和型号，包括Cortex-A系列、Cortex-R 系列和Cortex-M系列等。
•Cortex-A系列适用于高性能应用，如智能手机和平板电脑。
•Cortex-R系列适用于实时应用，如汽车电子系统和工业控制。
•Cortex-M系列适用于低功耗应用，如物联网设备和传感器。
3. ARM指令集•ARM指令集是ARM处理器所支持的指令集合。
•ARM指令集分为ARM指令集和Thumb指令集两种。
•ARM指令集提供32位的指令，适用于高性能应用。
•Thumb指令集提供16位的指令，适用于低功耗应用。
•ARM处理器可以在ARM指令集和Thumb指令集之间进行切换，以提高能效和节省存储空间。
4. ARM体系结构•ARM体系结构是指ARM处理器的整体结构和设计。
•ARM体系结构包括核心处理单元(CPU)、内存管理单元(MMU)、缓存等组件。
•ARM体系结构面向各种应用需求，提供不同级别的性能和功能选择。
•ARM体系结构允许系统设计者根据实际需求进行定制和优化。
5. ARM开发工具和平台•ARM开发工具和平台是用于开发和调试ARM架构软件的工具和环境。
•ARM开发工具包括编译器、调试器和仿真器等。
•ARM开发平台包括开发板、集成开发环境(IDE)和软件开发工具包(SDK)等。
•ARM开发工具和平台提供了丰富的开发资源，帮助开发者快速构建和优化ARM架构的应用程序。
6. ARM生态系统•ARM生态系统是指围绕ARM架构建立起来的全球化合作伙伴网络。
•ARM生态系统包括芯片厂商、设备制造商、软件开发商和解决方案提供商等。
ARM体系架构解析ppt课件
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
认识ARM Cortex主流架构体系
ARM Cortex主流架构体系深度普及A5、A7、A9、A9 Family/A9 二代Family架构以及其延伸出的大量方案，例如全志A20、炬力ATM 7021、瑞芯微3168、盈方微X15……让许多消费者感到“不明觉厉”。
本文将为“小白”用户作基础知识普及，为大家梳理不同架构的异同，以及其代表的平板方案特性。
为大家购买或学习提供参考。
1、认清ARM的命名ARM公司在经典处理器ARM11以后的产品改用Cortex命名，Cortex系列属于ARMV7架构，这是ARM公司最新的指令集架构。
ARM V7架构定义了三大分工明确的系列：“A”系列面向尖端的基于虚拟内存的操作系统和用户应用；“R”系列针对实时系统；“M”系列对微控制器。
由于应用领域不同，基于V7架构的Cortex处理器系列所采用的技术也不相同，基于V7A的称为Cortex A系列，基于V7R的称为Cortex R系列，基于V7M的称为Cortex M系列。
2、Cortex A5：最低端利器Cortex A5是Cortex A家族中最低端的。
Cortex A5与Cortex A7、Cortex A8、Cortex A9以及Cortex A15同属于Cortex A系列处理器。
Cortex A5多核处理器利用ARM MPCore技术，Cortex A5处理器包括了TrustZone安全技术，以及在Cortex A8处理器上率先引入的NEON多媒体处理引擎。
NEON技术是用于Cortex A 系列处理器的128 位SIMD（单指令、多数据）架构扩展集，为密集型多媒体应用提供了加速功能。
Cortex A5内部核心数目1-4核可选，采用四核配置时，SOC芯片内部还可搭配Mail GPU或由用户按需求配用PowerVR MBX/SGXGPU。
默认工作电压1.1V,单核核心频率480MHz，四核核心频率可达1GHz，含缓存的核心面积最小仅1平方毫米，一级缓存容量最大64KB，功耗/频率比参数为0.12mW/MHz。
ARM体系结构
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
第2章 ARM微处理器概述
工业控制领域：
作为32位 的RISC 架构，基于ARM 核的微控制器芯片不
但占据了高端微控制器市场的大部分市场份额，同时也 逐渐向低端微控制器应用领域扩展，ARM 微控制器的低 功耗、高性价比，向传统的8 位/16 位微控制器提出了挑 战。
无线通讯领域：
目前已有超过85%的无线通讯设备采用了ARM 技术，
ARM体系结构的变种
（4）J变种（Java加速器Jazelle）
ARM的Jazelle技术将Java的优势和先进的32位RISC芯
片完美地结合在一起。Jazelle技术提供了Java加速功能， 可以得到比普通Java虚拟机高得多的性能。与普通的 Java虚拟机相比，Jazelle使Java代码运行速度提高了8 倍，而功耗降低了80％。 Jazelle技术使得程序员可以在一个独立的处理器上同时 运行Java应用程序、已经建立好的操作系统、中间件以 及其他的应用程序。与使用协处理器和双处理器相比， 使用单独的处理器可以在提供高性能的同时保证低功耗 和低成本。 J变种首先在ARM体系版本4TEJ中使用，用字母J表示。
使用电池供电的高性能的便携式设备。这些 设备一方面需要处理器提供高性能，另一方 面又需要功耗很低。SIMD功能扩展为包括音 频/视频处理在内的应用相同提供了优化功能。 它可以使音频/视频处理性能提高4倍。 Version 6首先在2002年春季发布的ARM11 处理器中使用。
2.2.3 ARM体系结构的变种及版本 命名格式
Version 4（v4）
该版本增加了下列指令：
半字加载和存储指令； 加载带符号的字节和半字数据的指令； 增加mb状态； 增加了处理器的特权模式。 该版本不再强制要求与以前的26位地址空间 兼容。
ARM9体系结构
• ARM状态 ， 处理执行32位的ARM指令 字对 齐
• Thumb状态，处理执行16位的Thumb指令 半 字对齐
如果在1K的存储空间中，可以放32条ARM指令 ，就可以放64条Thumb指令，因此在存放 Thunb指令时，代码密度高
处理器 状态切换
▪将CPSR寄存器内容存入IRQ模式
的SPSR寄存器
程
序
▪置位I位（禁止IRQ中断）
▪清零T位（进入ARM状态）
▪设置MOD位，切换处理器模式至IRQ 模式
▪将下一条指令的地址存入IRQ模式 的LR寄存器
寄 存 器
组
▪将跳转地址存入PC，实现跳转
图示进入异常过程
系统(用户)模式
简单的单周期指令，
软件完成 简 单 的 寻 址 模 式 ， 仅 允 许 LOAD 和 STORE指令存取内存，其它所有的操 作都基于寄存器到寄存器
寄存器数目 寄存器较少
寄存器较多
CISC VS RISC
ARM9TDMI
• Harvard架构
– 增加了可用的存储器宽度
指令存储器接口 数据存储器接口
与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务
FIQ模式 IRQ模式 Supervisor模式 Abort模式 Undefined模式
异常模式：主要是在外部中断 或者程序执行非法操作时会触
发
ARM微处理器：寄存器
• ARM处理器有37个寄存器
哈佛结构
分开存储、独立编址、两倍带宽 、执行效率更高
指令集系统
嵌入式微处理器的指令系统可采用精简指令集系统RISC（Reduced Instruction Set Computer）或复杂指令集系统CISC（Complex Instruction Set Computer）
基于cortex-a7的arm体系结构与接口技术
ARM Cortex-A7是一种基于ARMv7-A架构的处理器核心，属于ARM 的低功耗应用处理器系列。
它在性能和功耗方面取得了良好的平衡，广泛应用于移动设备、嵌入式系统和物联网设备等领域。
ARM Cortex-A7的主要特点和接口技术包括：1. 架构特性：Cortex-A7采用了ARMv7-A架构，支持32位指令集，并提供了多种指令集扩展，如Thumb-2和NEON等，以提高代码密度和多媒体处理能力。
2. 处理器核心：Cortex-A7采用了超标量乱序执行（Out-of-Order Execution）的架构，具有双发射、乱序执行和多级流水线等特性，可以提供较高的性能和效率。
3. 处理器频率：Cortex-A7的时钟频率可根据具体实现而异，通常在几百MHz到几GHz之间，可以根据功耗和性能要求进行调整。
4. 高效能耗比：Cortex-A7以低功耗为设计目标，具有较低的静态功耗和动态功耗。
它采用了一些功耗优化技术，如动态电压频率调节（DVFS）、低功耗待机模式和智能缓存等，以在提供足够性能的同时降低功耗。
5. 内存接口：Cortex-A7支持多种内存接口技术，包括LPDDR2、DDR3、DDR3L和DDR4等，可以与不同类型的内存进行高效通信。
6. 外设接口：Cortex-A7提供了多种外设接口，如UART、SPI、I2C 和USB等，用于与外部设备进行通信和控制。
7. 硬件加速器：Cortex-A7还支持NEON向量处理引擎，用于高效处理多媒体数据和信号处理任务。
此外，它还可以与其他硬件加速器，如GPU和图像处理器等进行协同工作，以提高整体系统性能。
总的来说，基于Cortex-A7的ARM体系结构具有较低的功耗、高性能、丰富的接口技术和良好的可扩展性，适用于多种低功耗应用场景，如智能手机、平板电脑、物联网设备和工业控制等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于指令集体系结构的分类版本
• V5版架构：ARM10 和XScale都采用该版架构。 新增指令有：带有连接和交换的转移BLX指令； 计数前导零CLZ指令；BBK中断指令；增建了数 字信号处理指令；为协处理器增加了更多可选择 的指令。 • V6版架构：是在低功耗的同时，还强化了图形处 理性能，追加有效进行多媒体处理的SIMD功能。 于2002年推出，ARM11 采用该架构，具体新 增加了以下功能：THUMBTM -35% 代码压缩； DSP扩充-高性能定点DSP功能；JazelleTMJava性能优化，可提高8倍；Media扩充-音/视 频性能优化，可提高4倍。另外还支持多微处理 器内核。
基于指令集体系结构的分类版本
ARM架构处理器定义了6种不同的版本：
• V1 版架构: 基本的数据处理指令（无乘法）； 字节、半字和字的Load /Store 指令；转移指 令，包括子程序调用及链接指令；软件中断指令； 寻址空间64MB（226 ）。 • V2 版架构: 在V1版上进行了扩充，例如ARM2 和ARM3架构，并增加了以下功能：乘法和乘 加指令；支持协处理器操作指令；快速中断模式； SWP/SWPB的基本存储器与寄存器交换指令； 寻址空间64MB。
32位体系结构的性能优势
（3）操作系统的支持 如果某个系统需要有多任务的调度、图形 化的人机界面、文件管理系统、网络协议等 需求，那么就必须使用嵌入式操作系统。一 般复杂的操作系统在多进程管理中还需要有 硬件存储器保护单元（MPU）或管理单元 （MMU）的支持。目前ARM9以上的微处 理器均有这些支持，可运行Linux、Win CE 和VxWorks等众多操作系统。
课程大纲
嵌入式处理器及其体系结构
ARM处理器
XScale体系结构
PXA系列处理器
基于ARM架构的嵌入式微处理 器
在多媒体技术、网络互连和开放操作系统等方面的 应用，是8位机体系结构所难以逾越的障碍，也就正 好成为选择32位嵌入式系统的主要理由。 所有的ARM芯片在内核上保持高度的兼容性，这 样在学习和开发嵌入式系统中就可以使用通用的开 发、调试工具。 目前ARM CPU内核里面都有一个Embedded ICE 逻辑模块，用于采集CPU总线信号，而对 Embedded ICE以及CPU执行单元的通信是通过扫 描线来进行的，所有的扫描线都受到测试访问控制 端口（TAP）控制，并通过芯片与JTAG接口连接， 故可保持不同CPU之间的接口控制的兼容性。调试 工具只要支持TAP端口访问，就能进行ARM的系统 调试。
基于指令集体系结构的分类版本
• V3版架构: V3架构对ARM体系结构作了较大的 改动，把寻址空间增至32位，增加了当前程序状 态寄存器CPSR和存储程序状态寄存器SPSR，以 便增强对异常情况的处理。增加了中止和未定义 二种处理模式。ARM6就是采用该版架构。 • V4版架构: 它在V3版架构上作了进一步扩充， 使ARM使用更加灵活。ARM7、ARM8、 ARM9 都采用该版结构。增加功能有符号化和 半符号化半字及符号化字节的存取指令；增加了 16位的Thumb指令集；完善了软件中断SWI指 令的功能；处理器系统模式引进特权方式时使用 用户寄存器操作；把一些未使用的指令空间扑获 为未定义指令。
课程大纲
嵌入式处理器及其体系结构
ARM处理器
XScale体系结构
PXA系列处理器
冯.诺依曼和哈佛体系结构
冯· 诺依曼型计算机
冯· 诺依曼型计算机组成结构
• 处理器使用同一个存储 器，经由同一个总线传 输。 • 完成一条指令需要3个 步骤，即：取指令、指 令译码和执行指令 • 指令和数据佛结构是一种将程序指令存储和数据存储分 开的存储器结构。 • 中央处理器首先到程序指令存储器中读取程序 指令内容，解码后得到数据地址，再到相应的 数据存储器中读取数据，并进行下一步的操作 （通常是执行）。 • 程序指令存储和数据存储分开，可以使指令和 数据有不同的数据宽度，如Microchip公司的 PIC16芯片的程序指令是14位宽度，而数据是 8位宽度。
ARM微处理器系列产品及性能简 介
1 ）系列产品分类 ARM处理器当前有5个产品系列：ARM7、 ARM9、ARM9E、ARM10和ARM11。进一步的 产品来自于合作伙伴，例如Intel Xscale微体系结 构和产品。 ARM7、ARM9、ARM9E和ARM10是4个通用处 理器系列。每个系列提供一套特定的性能来满足设 计者对功耗、性能和体积的需求。 ARM11是第5个产品系列，是专门为安全设备而 设计的。性能高达1.2MIPS（Xscale微体系结构）， 功耗测量为μ W/MHz，并且所有体系结构兼容。
32位体系结构的性能优势
（1）寻址空间大 在ARM的体系结构里，所有的资 源，如存储器、控制寄存器、I/O端口等都是在有 效地址空间内采用统一编址的，方便了程序在不同 处理器间的移植。 （2）运算和数据处理强 采用了先进的CPU设计理 念、多总线接口（哈佛结构）、多级流水线、高速 缓存、数据处理增强等技术，这样几乎所有的通信 协议栈都能在32位CPU中轻松实现。使得C、C++、 Java等高级语言得到了广泛的应用空间。另外多数 的微处理器都包含有DMA控制器，这样就进一步 提高了整个芯片的数据能力。
CISC与RISC
• CISC (Complex Instruction Set Computer) 复杂指令集计算机 – 处理器在分析每一条指令之后执行一系列初级指令运算来完 成所需的功能 – 一般CISC计算机所含的指令数目至少300条以上，有的甚至 超过500条 – 采用CISC结构的计算机数据线和指令线是分时复用的，即所 谓的冯.诺依曼结构 • RISC (Riduced Instruction Set Computer) 精简指令集计算机 – 采用RISC结构的单片机数据线和指令线分离，即所谓的哈佛 结构 – 计算机指令多为单字节，程序存储器的空间利用率大大提高， 有利于实现超小型化