PLD器件的设计步骤
可编程逻辑器件(PLD)
PLD开发工具提供了完整的解决方案，包括设计输入、综合、布局布线、仿真和调试等功能。这些工 具支持多种PLD器件和编程语言，使得设计师能够高效地实现数字电路设计和PLD编程。
05
PLD的未来发展与挑战
PLD的未来发展趋势
更高的集成度
随着半导体工艺的进步，PLD将实现更高的集成度，具备更强大 的计算和数据处理能力。
现代阶段
随着技术不断发展，PLD 的集成度更高，功能更强 大，应用领域更广泛。
PLD的应用领域
通信领域
用于实现通信协议的转换、信号处理和调制 解调等功能。
工业控制
用于实现自动化控制、电机驱动和传感器数 据处理等功能。
数字信号处理（DSP）
用于实现图像处理、语音识别和数字信号处 理算法。
计算机硬件设计
安全与可靠性问题
随着PLD在关键领域的应用增加， 安全和可靠性问题成为关注的焦 点，需要加强安全机制和可靠性 设计。
知识产权保护
随着PLD技术的不断进步和应用 领域的拓展，知识产权保护成为 重要问题，需要加强知识产权保 护措施。
PLD的发展前景与展望
拓展应用领域
随着PLD技术的不断成 熟，其应用领域将进一 步拓展，尤其是在人工 智能、物联网、5G等领 域。
布线策略
选择合适的布线策略，确 保信号传输的可靠性和效 率。
物理验证
检查布局和布线后的设计 是否满足时序和功耗要求。
配置与下载
生成配置文件
根据设计结果，生成用于配置PLD的二进制 文件。
下载与配置
将配置文件下载到PLD中，完成硬件电路的 配置。
测试与验证
在实际硬件环境中测试设计的正确性和性能。
04
复杂可编程逻辑器件(CPLD)
PLD
1.3 使用PLD的基础
PLD入门学习单片机要简单的多 有数字电路基础，会使用计算机，就可以进行 PLD的开发。 在实际应用时，还要有电路设计的经验、并具 备些大型电路的基本知识（如计算机等） 开发PLD需要了解两个部分： 1.PLD开发软件 2.VHDL
二. PLD开发工具软件
2.1、 软件概要 可以用自己熟悉的方法完成PLD设计： （原理图输入或HDL语言。） 由于PLD软件已经发展的相当完善，用 户不用详细了解PLD的内部结构 了解PLD开发软件和开发流程。 了解PLD的内部结构，将有助于提高我 们设计的效率和可靠性。（提高阶段）
3）具有层次结构性
VHDL程序在结构的一个特点是将一项工程设 计，或称设计实体(可以是一个元件、一个电 路模块或一个系统)。 对一个设计实体定义后，其他的工程设计中就 可以直接调用这个实体。
4）具有独立于器件的能力
VHDL设计的描述具有相对独立性，与硬件的 结构无关，也不必关心最终设计的目标器件工 艺是什么。 VHDL设计程序的硬件实现目标有广泛的选择 范围，其中包括各系列的CPLD、FPGA及各 种门阵列实现目标。 该特点有利于设计的电路在不同的器件上移植 实现。
2.2、如何获得PLD开发软件软件呢?
许多PLD公司都提供免费试用版或演示版(当然商业版大都是 收费的）， 例如：可以免费从 上下载Altera公司的 QuartusII （web版）。 Xilinx 公司也提供免费软件：ISE WebPack,这套可以从xilinx 网站下载。 Lattice 提供isplever Base版下载，Actel等公司也都有类似的 免费软件提供。 以上免费软件都需要在网上注册申请License文件，如果您对 License的安装还有不清楚，请仔细阅读相关网页上的说明。 通常这些免费软件已经能够满足一般设计的需要，当然，要想 软件功能更强大一些，只能购买商业版软件。
第8章 PLD设计
程，FPGA主要通过改变内部连线的布线来编程。
第8章 PLD设计
《 电 子 线 路 辅 助 设 计 Protel 99 》 SE
二、PLD 99的特点
PLD 99包含三个专为PLD设计工作定制
的EDA／Client服务器： 文本专家——具有语法意识的文本编辑 器。 PLD——用来编译和仿真设计结果。
8.1.1 PLD器件概述 数字集成电路从逻辑功能上可分为通用型和专用 型两类，我们所熟悉的TTL系列、CMOS系列都属于 通用型数字集成电路，通用型数字集成电路逻辑功能 简单，输入输出逻辑关系固定不变，从理论上讲通用 型数字集成电路也可以组成任意复杂的数字电路系统。 但是将所设计的数字电路系统做成大规模集成电路， 则可进一步缩小电路的体积、重量和功耗，而且会使 可靠性大为提高，这种为专门用途而设计的集成电路 称为专用集成电路，即所谓ASIC（Application Specific Integrated Circuit）。
《 电 子 线 路 辅 助 设 计 Protel 99 》 SE
一、CUPL语言概述
1. 变量
变量是由一串阿拉伯字符组成的。它被用来标示逻辑器件的 管脚，定义内部节点、常量、输入输出信号名和一些临时的信号名 等等。 定义一变量时，需依照如下的一些规则： 1）变量名中可以有数字、字符和下划线等，但至少有一个字符。 2）变量名区分大小写。
Wave——用来观察仿真波形。
第8章 PLD设计
三、PLD的一般设计过程
1）明确设计目的 了解所需要进行的设计，牢记
《 电 子 线 路 辅 助 设 计 Protel 99 》 SE
这次设计可用的布尔表达式、状态机和真值表。明确 哪种类型最适合这次设计。 2）创建源文件 一是使用PLD库元件来绘制PLD
pld在数字电路实验报告总结
pld在数字电路实验报告总结一、实验目的本实验旨在探究可编程逻辑器件（PLD）在数字电路设计中的应用，通过实际操作了解PLD的工作原理、编程方法以及其在电路设计中的作用。
二、实验原理可编程逻辑器件（PLD）是一种可以通过编程来实现特定逻辑功能的集成电路。
常见的PLD包括CPLD（复杂可编程逻辑器件）和FPGA（现场可编程门阵列）。
PLD具有灵活性强、集成度高、可靠性高等优点，广泛应用于数字电路设计中。
三、实验步骤1. 准备PLD开发板和相关软件，如Xilinx ISE、Vivado等。
2. 设计数字电路，使用硬件描述语言（HDL）如VHDL或Verilog编写程序，实现所需的功能。
3. 使用PLD开发板的编程软件将程序烧录到PLD中。
4. 连接PLD开发板与测试仪器，如逻辑分析仪、示波器等，进行功能验证和性能测试。
5. 根据测试结果对电路设计进行优化，提高性能并确保功能的正确性。
四、实验结果与分析通过本次实验，我们成功地使用PLD实现了一个简单的数字电路设计。
以下是实验结果的分析：1. PLD的编程语言包括VHDL和Verilog，本实验使用了Verilog语言进行编程。
Verilog语言具有简洁、易读、易写等特点，使得数字电路设计更加方便快捷。
2. PLD具有高度的可重配置性，使得数字电路的设计具有很高的灵活性。
通过修改程序，我们可以方便地对电路的功能进行修改或扩展。
3. 通过与传统的数字电路设计方法相比，使用PLD可以将设计周期缩短，提高了设计的可靠性和性能，同时降低了设计的成本。
4. PLD在实现复杂数字电路方面具有很大的优势。
由于其高度的可重配置性，我们可以将一个复杂的数字系统划分为多个独立的模块，每个模块都可以单独进行设计和优化。
这种方法大大提高了设计的效率和可靠性。
5. 在本次实验中，我们使用了Xilinx ISE和Vivado软件进行程序的编写和烧录。
这些软件具有友好的用户界面和强大的功能，使得编程和调试过程变得更加简单和方便。
可编程逻辑器件PLD的使用
可编程逻辑器件PLD的使用介绍可编程逻辑器件（Programmable Logic Device，简称PLD）是一种集成电路，用于实现数字逻辑电路的设计与开发。
相比于传统的固定逻辑电路，PLD具有可编程性，可以根据需要重新编程，从而满足不同的功能需求。
在现代电子设备中，PLD被广泛应用于各种数字系统，包括计算机、通信设备、工控系统等。
本文将介绍PLD的基本概念、工作原理以及使用方法，帮助读者了解和使用PLD。
基本概念可编程逻辑器件（PLD）可编程逻辑器件是一种集成电路芯片，由一系列的逻辑门、触发器和可编程连接元件组成。
PLD中的连接元件可以根据用户的需求通过编程来定义，从而实现不同的逻辑功能。
逻辑门逻辑门是数字电路中的基本组成元件，用于执行逻辑运算。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
PLD中通常包含多个逻辑门，可以通过编程来定义逻辑门之间的连接关系，以实现特定的逻辑功能。
触发器触发器是数字电路中用于存储和操作信息的元件。
PLD中的触发器可以用来实现时序逻辑功能，例如计数器和状态机等。
可编程连接元件可编程连接元件是PLD中的重要组成部分，它决定了逻辑门和触发器之间的连接关系。
通常使用的可编程连接元件有可编程逻辑阵列（PLA）和可编程互连元件（PAL）等。
工作原理PLD的工作原理可以分为两个阶段：编程和运行。
编程编程是指将用户的逻辑设计转换为PLD可读取的编程文件。
通常使用的编程方式有硬件编程和软件编程。
硬件编程通常通过专用的编程设备和编程线进行，而软件编程则通过一种特定的软件工具来完成。
在编程过程中，用户需要定义逻辑门和触发器之间的连接关系，以及逻辑功能的实现方式。
编程文件通常以特定的格式保存，供PLD读取并进行配置。
运行运行是指将经过编程的PLD配置为用户所需的逻辑功能，并进行实际运行。
运行过程中，PLD读取编程文件中的配置信息，并根据配置信息实时控制逻辑门和触发器的工作状态。
4可编程逻辑器件的设计流程
4可编程逻辑器件的设计流程可编程逻辑器件（Programmable Logic Devices, PLDs）是一种具有灵活性和可编程性的集成电路。
其设计流程包含以下几个主要步骤：1.需求规定：在开始设计之前，需要明确PLD的功能和性能要求。
这包括了逻辑电路的功能、输入输出的数量和类型、时序要求等。
该阶段也会确定PLD是否需要使用特定的开发工具和设计语言。
2. 架构设计：在此阶段，设计人员将根据需求规定，确定PLD内部的基本组织和运算模块。
这个阶段通常需要考虑到资源的利用效率、功耗、延迟等因素。
设计人员还需选择特定的PLD类型（例如，复杂可编程逻辑器件，Field-Programmable Gate Array）。
3. 逻辑设计：一旦确定了PLD的基本结构，就需要进行具体的逻辑设计。
这包括将所需的逻辑功能转化为基本的逻辑门和触发器等原件的连接。
在这个阶段，设计人员通常使用硬件描述语言（HDL）进行设计，并使用相关的EDA（Electronic Design Automation）工具进行仿真和验证。
4.约束制定：在逻辑设计的基础上，设计人员需要定义一些设计约束，以确保PLD能够满足时序和布局的要求。
这些约束可以包括时钟频率、信号延迟、布线限制等。
5.布局布线：在此阶段，设计人员需要将逻辑电路映射到实际的物理配置上，并进行布线。
布局布线的目标是最小化电路延迟，最大化资源利用率，并确保时序要求得到满足。
设计人员通常使用EDA工具进行布局布线，通过不断迭代来优化结果。
6.配置生成：完成布局布线后，设计人员需要将逻辑设计中的实际连接信息转化为PLD特定的配置文件。
这些配置文件描述了如何将逻辑电路映射到PLD的内部资源上，并配置其内部连线。
4可编程逻辑器件的设计流程
4可编程逻辑器件的设计流程设计可编程逻辑器件（PLD）是一项复杂而重要的任务，它涉及从需求分析到验证测试及产品发布的多个阶段。
在本文中，我将详细介绍PLD 设计的典型流程。
1.需求分析阶段：在这个阶段，首先需要与客户或项目组合作确定具体的需求和目标。
重要的是要准确理解PLD应该在系统中实现的功能以及PLD的性能要求。
这可能包括每个输入和输出的信号类型、布线资源限制、时序要求等。
2.架构设计阶段：在这个阶段，设计团队将制定一个高级架构，以满足需求分析中确定的功能和性能要求。
这可能包括确定逻辑块的数量和类型，输入和输出的数量和类型，以及信号处理算法等。
3.逻辑设计阶段：在逻辑设计阶段，设计团队将使用硬件描述语言（如VHDL或Verilog）来编写PLD的逻辑功能。
根据架构设计，逻辑设计可能涉及确定逻辑块之间的互连关系、创建异步和同步逻辑等。
此阶段还包括对设计的功能进行模拟和验证。
4.物理设计阶段：物理设计阶段主要涉及将逻辑设计转换为物理PLD实现的过程。
这包括确定逻辑块和IO块的位置，进行布线以及解决时序和布线资源限制等问题。
物理设计通常使用特定的软件工具，如综合工具、布局工具和时序分析工具。
5.集成和验证阶段：在集成和验证阶段，设计团队将对物理设计进行检查并验证功能正确性。
这可以通过硬件仿真和验证工具完成。
为确保PLD与系统的其余部分正常工作，可能需要进行系统级仿真和测试。
6.制造和测试阶段：经过验证的PLD设计将被发送到制造环节。
制造PLD可能涉及对原型进行批量生产、芯片打印和封装等。
然后，制造好的PLD芯片会通过测试来确保其正常工作。
7.产品发布阶段：在这个阶段，PLD将被发布到市场上供客户购买和使用。
这可能包括准备用户文档和培训材料，与销售团队进行合作以及提供售后支持等。
总结：PLD设计流程是一个复杂而多学科的过程，涉及需求分析、架构设计、逻辑设计、物理设计、集成验证、制造测试和产品发布等阶段。
10分钟学会PLD设计
10分钟学会PLD设计睿浩电子今天我们将带领大家完成你的第一个PLD设计，即使你从没有接触过PLD，也可以让你可以在十分种之内初步学会PLD设计！不信？呵呵我们慢慢往下看。
实验目的我们分别采用VHDL、Verilog-HDL和原理图输入方式设计一个简单的三人表决器，，并下载到PLD实验板进行实际运行。
三人表决器的功能描述：三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用LED（高电平亮）显示，如果决议通过那么实验板上L2（黄灯）亮；如果不通过那么实验板上L1（红灯）亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮功能虽然简单，但是大家可以从这个实验中学习到PLD的设计输入，仿真，下载等一个完整过程。
软件准备本次实验采用Max+plusII 10.2 软件,首先我们需要下载免费软件并安装license。
对于WindowsNT/2000/XP,还需要安装下载电缆的驱动程序。
>> 软件安装和license的获取请点击此处>> 安装下载电缆的驱动程序请点击此处硬件准备PC机一台，JX002B型实验板，电源，下载电缆软硬件均准备好以后，就可以开始我们的设计了。
在三种输入方式中，你也可以先只看一种，比如原理图方式或者VHDL方式，然后可以直接看2－4章的内容下面您可以继续学习以下内容：10分钟学会PLD设计1 －设计输入 1.1 采用原理图输入10分钟学会PLD设计1 －设计输入 1.2 采用VHDL语言输入10分钟学会PLD设计1 －设计输入 1.3 采用Verilog语言输入10分钟学会PLD设计2 －设计的编译10分钟学会PLD设计3 －设计的仿真10分钟学会PLD设计4 －下载1 设计输入1.1 采用原理图设计三人表决器我们根据三人表决器的直值表，可以通过卡诺图化简可以得到：L2=SW1SW2+SW1SW3+SW2SW3L1=_L2那么我们可以在MAX+plusII中用原理图实现上面的三人表决器下面仅把和VHDL不同的详细写下，相同或基本相同的就一带而过：（1）打开MAX+plusII（2）新建一个图形文件：File菜单>new新建文件时选择Graphic Editor file点OK（3）输入设计文件我们现在在图形文件中输入电路，我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端，你可以Symbol ->Enter Symbol（或者双击空白处）弹出窗口：在Symbol Name中输入and2，点OK同样可以加入or3、input、output、not对input、output，鼠标左键双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如SW1把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以进行连线。
PLD设计基础
仿真结果分析
仿真结果与数据库文件比较
仿真结果与波形文件比较 编写自校验测试矢量文件
C Q J
数字电子技术实验
VHDL测试矢量VHDL文件的编写
(1)测试矢量文件也是一个VHD源文件
(2)测试矢量文件编写的关键是设置所测试目标的各种 输入信号 (3)针对每种测试输入下的输出严格意义上在测试矢量 源文件中就确定.(这种测试文件编写较复杂) (4)针对每种测试输入下,不确定其输出,输出通过仿真波 形观察并判别其正确性.
Lattice:ispSynario, ispDesignEXPERT, ispLever
C Q J
数字电子技术实验
4 VHDL语言简述
VHDL源文件结构
库说明； 包集合的引用； [用户包集合说明及包集合体]； 实体说明部分；——实体口IO定义 构造体部分； ——逻辑功能描述 [子程序---函数与过程体,常放在PACKAGAE中] [元件引用声明] [信号,中间变量定义] 实体描述 [配置说明]
HDL源文件编辑工具
UltraEdit, HDL Turbo Writer, HDL Designer Series , Visial VHDL/ Visal Verilog, Visual Elite
逻辑综合工具
Synplify , LeonardoSpectrum, Precision RTL, FPGA ComplierII, MAX+PLUS II Advanced Synthsis
CLK
10*10 计数器
C Q J
数字电子技术实验
*模块分割**
BCD译码 BCD译码
CLK
10进制计数
10进制计数
JK FF JK FF JK FF JK FF
pld工作原理
pld工作原理
PLD（Programmable Logic Device）是一种可编程逻辑器件。
它的工作原理是基于电子逻辑门的组合和互连。
PLD通常由两部分组成：可编程逻辑数组（PLA）和可编程互连部分（I/O阵列）。
PLA是一组可编程逻辑门的阵列。
每个逻辑门都可以根据用户定义的逻辑函数进行编程。
逻辑门可以是与门、或门、非门等。
通过编程，用户可以将逻辑门连接成各种逻辑和电路。
I/O阵列是用于将PLD与其他电路进行连接的部分。
它包括输入输出引脚和可编程互连资源。
用户可以根据需要将PLD与其他器件、电路或系统进行连接。
PLD的工作过程如下：
1. 编程：用户使用特定的编程工具（如编程器或软件）将逻辑门的功能和互连模式编程到PLD中。
编程可以通过直接编程电荷存储器（CPLD）的方式进行，或者通过将信息加载到可编程存储器（如EPROM或FLASH）中，再将其写入PLD。
2. 配置：编程完成后，PLD进入配置模式。
配置模式中，PLD 根据编程信息进行内部电路的配置，将逻辑门和互连资源的连接关系设置为用户定义的逻辑功能。
3. 运行：配置完成后，PLD进入运行模式。
在运行模式中，
PLD根据输入信号的变化及其定义的逻辑函数，执行相应的逻辑操作。
输出信号将根据逻辑函数结果进行更新。
通过改变编程信息，PLD的逻辑和互连可以被重编程，使得其功能和连接关系可以在不更换器件的情况下灵活改变。
这使得PLD在逻辑设计、电路仿真和原型开发等领域具有广泛的应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、PLD器件的设计步骤
1.1.电路逻辑功能描述
PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述，原理图描述是一种直观简便的方法，它可以将现有的小规模集成电路实现的功能直接用PLD器件来实现，而不必去将现有的电路用语言来描述，但电路图描述方法无法做到简练；硬件描述语言描述是可编程器件设计的另一种描述方法，语言描述可能精确和简练地表示电路的逻辑功能，现在在PLD的设计过程中广泛使用，并且有更加浒的趋势，常用的硬件描述语言有ABEL,VHDL语言等，其中ABEL是一种简单的硬件描述语言，其支持布尔方程、真值表、状态机等逻辑描述，适用于计数器、译码器、运算电路、比较器等逻辑功能的描述；VHDL语言是一种行为描述语言，其编程结构类似于计算机中的C语言，在描述复杂逻辑设计时，非常简洁，具有很强的逻辑描述和仿真能力，是未来硬件设计语言的主流。
1.2.计算机软件的编程及模拟
不管是用硬件描述语言描述的逻辑还是用原理图描述的逻辑，必须通过计算机软件对其进行编译，将其描述转换为经过化简的布尔代数表达式（即通常的最简与或表达式），编译软件再根据器件的特点将表达式适配进具体的器件，最终形成PLD器件的熔断丝文件（通常叫做JEDEC文件,简称为JED文件）。
通常在将用户设计的逻辑下载到具体器件中前，为了检查设计的结果是否正确，通常可以通过计算机软件进行模拟，检查其设计结果是不否与设计要求相符。
1.3.通过编程器将JED文件下载到PLD器件中
在上步中形成的熔断丝文件必须下载到PLD器件中去才能实现设计的要求，熔断丝文件的下载一般须通过编程器进行下载。
编程器是一种专门用于对可编程器（如EPROM,EEPROM,GAL,CPLD,PAL等）进行编程的专业设备，常见的编程器有台湾河洛公司的ALL系列、南京西尔特公司的Super系列等。
编程器通常通过计算机的并行打印器将JED文件下载到编程器中，编程器再将JED文件根据器件的特点将其写入器件内部，从而达到下载的目的。
下图给出了PLD的设计过程。
2、可编程器件设计软件简介
可编程器件的设计软件种类很多，各大器件厂家及一些软件公司都开发了一系列的设计软件，正是由于这些软件才推动了可编程器件的快速发展。
通常根据逻辑功能的描述方法分为：语言描述和原理图描述设计两大类。
常见的如DATA I/O公司的BAEL语言、四通公司ASIC事业部开发的针对GAL器件的FM(Fast MAP)软件等属于语言描述类设计软件；DATA I/O 公司的Synario软件，Orcad公司的PLD等软件属于电路图描述或电路图描述与语言描述相拼命的软件。
这里主要以DATA I/O 公司的Synario软件为例说明GAL器件的设计过程，同时该软件还可以开发Lattice公司的pLSI器件和ispLSI器件等。
2.1.ABEL-HDL语言
ABEL-HDL语言是一种用语言来描述器件逻辑功能的设计语言，它与其它计算机语言一样有一些关键字及一些规定。
ABEL-HDL基本算术运算符号
(1)基本的运算表示
ABEL-HDL语言运算可分为逻辑运算和算术运算。
下面两个表格分别列出了两种运算的符号及功能，下面表格中红底的项为时序电路中才会使用到。
ABEL-HDL基本逻辑运算符号
ABEL-HDL基本算术运算符号
(2)关键字
3)ABEL语言设计举例
例写出全加器的ABEL-HDL语言的源文件。
分析：在组合逻辑电路中我们分析了全加器的电路，我们可以用真值表、逻辑表达式、电路图等几种方式来描述其逻辑功能。
其表达式写为：
其值表可写为：
该逻辑用真值表和表达式皆可以表示，即ABEL的源文件可以有两种表达方式。
源文件1:用表达式来表示
源文件2:用真值表来表示
只要将上面的源文件中Equations起的三行用下面一段代替即可。
2.2.原理图输入法
ABEL-HDL语言作为一种逻辑描述语言可以进行PLD的设计，但由于有一些电路已经有了图纸，人们希望能直接将原理图写入PLD 电路中去，省去进行程序设计的时间，随着计算机图形化界面的发展，现在利用电路图进行逻辑描述的软件功能愈来愈多。
下图为一半加器的电路图，从图上可看出其包括以下几个部分：
(1)逻辑符号：它可以是标准符号库的符号，也可以是代表其它电路功能的符号，如图中的异或门、与门符号，它代表了异或、与门的功能，但在软件上常常是英制的符号，所以读者使用是应加以注意；
(2)连线：用来连接各个符号，其功能相当于实际电路的导线；
(3)I/O标志：它用来标明电原理图的输入、输出信号，信号的方向（输入、输出、双向），及输入／输出脚对应于器件引脚号；
(4)图片和文字：用于帮助说明电路的功能，便于理解电路的原理，对整个电路原理没有实际意义。
3、可编程逻辑器件设计举例
3.1.用ABEL语言设计
(1)启动Synario软件并创建一个新的设计项目
在Windows 95的程序组上执行Synario,屏幕中的出现Synario软件的开始界面。
在 File菜单中选择New Profect…项，键入新的项目名如SUM。
如下图所示。
在实际使用时应注意该项目所处的目录位置，否则当退出当前操作后就找不到前的设计，当前的目录位置可由上图的右框中可以看出；另外还须注意的是，新的项目名一般不要使用中文当文件名。
(2)选择器件
双击Virtual Device,将出现Choose Device的对话框，如下图；在Device Kit中选择到GAL16V8，单击OK按钮选中该器件。
(3)选择源文件的类型
可编程逻辑设计的源文件可以是ABEL语言也可以原理图，在Source菜单中选择New，出现New话框后选择ABEL-Module表示进行ABEL语言的输入,输入相应的模块名及文件名。
如下图。
这里必须注意，ABEL的模块名不可以使用中文作为文件名，否则无法进行编译。
(4)输入ABEL语言源程序在对应的源文件编辑器中输入相应的源文件，在输入时关键字可以是大写，也可以是小写字母，但变量的大小写不能改变，否则在编译时将报错。
如下图。
(5)源文件编译
在项目管理器下，选择左边方框中对应于源文件的文件名，双击右边区域中的Reduce Logic可以看到如上图所示的编译过程，如源文件无误，则编译器最终给出编译报告，说明完成该逻辑所需要的资源及经化简后的逻辑表达式；如源文件存在问题问题，则编译器会说明错误的原因及地方。
(6)熔断丝文件形成
在项目管理器左边的区域选择使用的器件(GAL16V8)，双击右边区域中的Create Fuse Map, 可看到如下图所示的熔断丝文件的形成过程，如报设计的逻辑报需要的资源GAL16V8可以实现的话，将最终形成扩展名为.JED的熔断丝文件。
(7)程序下载
JED的文件须下载到具有的GAL器件中，才能完成其最终的设计，下载JED文件到GAL须用专门的硬件设计，这种专门的的设备即通常讲的编程器。
这种设备与计算机的并口或串口相连，通过相应软件将JED文件下载到GAL器件中到。
如下图给出了Super编程器下载JED文件的画面。
在利用编程器进行下载时，首先选择器件的厂家，不同的厂家器件特性有所不同，故应选择对应的生产厂家，其次选择器件的型号，这时可以将需要下载的JED文件读入缓冲区，最后对器件进行编程，编程器将JED文件下载后还自动进行一次校验，如器件工作正常，则编程器软件可告知下载正常，否则说明器件损坏。
由于GAL器件是使用CMOS工艺生产的器件，故在对GAL器件编程时应注意计算机及编程器的接地是否良好，工作人员的人体是否带静电。
3.2.原理图输入设计法
原理图输入法的使用前面步骤与ABEL语言设计的前两步相同，下面是原理图设计的步骤：
(1)选择源文件类型中选择Schematic，输入对应的图形文件名后将出现下图所示的原理图输入界面。
(2)添加元件：选择菜Add中的Symbol命令，屏幕出现Symbol Libraries对话框，选择需要的件，其中： GATE：逻辑门电路；ARITHS：数学运算元件；IOPAD：输入输出元件；MUXEX：多路选择开关；REGS：寄存器。
(3)连接两元件：从Add菜单中选择Wire，用MOUSE左键在须连接处单击后，拖动MOUSE到另一点再单击就将两点连接上了。
(4)在输入输出端连上输入/输出元件：在菜单Add上选择Symbol中的IOPAD元件，在电路的输入/输出画上IOPAD元件。
(5)给接口输出端赋名：从Add菜单中选择Net Name项，从屏幕底部输入栏中输入网络名并按回车，网络名会粘在光标上随MOUSE 一起移动，将光标移到输入或输出端单击，网络名就被放置在输入/输出处。
(6)给接口的输入输出端标注类型：在Add菜单中选择I/O Markers，输对应的输入输出标上输入与输出的标记。
(7)给器件锁定管脚：从Add中选择Symbol Attribute将MOUSE光标移到输入输出端的IOPAD上单击，将SynarioPin=*中的*改为所须的输出管脚号。
到此一个完整的原理图已经输入完毕，将电路图保存后退出后就可以与ABEL_HDL语言一样进行编译，最终开成JED文件。