DSP课程设计

本科课程设计报告

（2016至2017学年第一学期）

设计题目：基于TMS320F28335 DSP微处理器的最小系统设计

课程名称：DSP原理与应用

专业名称：

行政班级：

学号：

姓名：

指导教师：赵成

报告时间：2016年月日

目录

一、引言 (1)

二、设计目

的………………………………………………………..… .1

三、设计要求 (1)

四、总体设计 (1)

最小系统硬件构成及设计思路 (1)

TMS320F28335原理图及封装 (2)

电源设计 (3)

复位电路设计 (5)

时钟电路设计 (5)

JTAG仿真调试接口电路设计 (6)

最小系统原理图 (6)

最小系统PCB板 (7)

五、总结 (8)

六、参考文献 (8)

一、引言

DSP以其主频高、运算性能好、外设丰富等众多优点应用于工控控制、仪器仪表消费电子等领域，特别是工程领域，DSP应用极广，如电机控制器、电机设备、机床设备、过程装备等应用。F28335资源丰富、功能强大，增加了浮点运算单元（FPU），非常适合工业控制，很多新的、强大功能的工程算法都是涉及到浮点运算的。因此我们必须要能够搭建起系统。

TMS320F28335型数字信号处理器是TI公司的一款C2000系列浮点DSP控制器。与以往的定点DSP相比，该器件的精度高、成本低、功耗小、性能高、外设集成度高，数据以及程序存储量大，A/D转换更精确快速等。它采用内部供电，外部供电，因而功耗大大降低；且主频高达150MHz，处理速度快，是那些需要浮点运算便携式产品的理想选择。

二、设计目的

能够独立的设计并运行基于TMS320F28335 DSP微处理器的最小系统；了解最小系统的硬件要求；在绘制硬件电路的同时对TMS320F28335的工作原理进行更为深入的了解。

三、设计要求

1、利用Protel软件绘制并添加TMS320F28335的原理图库。

2、利用Protel软件绘制TMS320F28335最小系统的电路原理图，包括时钟电路模块，电源模块、复位电路模块、JTAG接口模块。

3、利用Protel软件绘制TMS320F28335最小系统的PCB板图。

四、总体设计

(一)最小系统硬件构成及设计思路

DSP最小系统是指尽量少的外围电路构成的可以使DSP正常工作、实现基本功能的最简单的系统。基于TMS320F28335最小系统框图。DSP最小系统一般包括：DSP芯片、电源电路、复位电路、时钟电路和JTAG电路。一般以DSP为中心，配套也有电源模块、JTAG接口、复位模块、启动模式跳线选择、时钟模块、模拟输入模块、PWM输出模块、外部内存、人机交互模块、控制负载、通信模块等。而最小系统作为学习的基石，可以扩展其他更多的模块。系统框图如下：

图系统框图

(二)TMS320F28335原理图及封装

TMS320F28335芯片共168个管脚，均匀的分布在芯片的四周。按照已有的TMS320F28335的芯片资料可以完成TMS320F28335芯片原理图库文件和PCB库文件的创建。

使用protel软件创建原理图库文件，在其中绘制原理图库，绘制的TMS320F28335原理图文件如图所示：

图原理图库

完成原理图的绘制之后，开始绘制芯片的封装。首先创建PCB库文件，然后采用protel中提供的绘制四方体封装的方法快捷的绘制出TMS320F28335的封装。元件的起始位置为右侧的下方，按逆时针方向依次递增，每条边设置42个焊盘共168个，最后为芯片覆铜。最后生成的封装如图所示：

图T MS320F28335封装图

(三)电源设计

图所示的电路中，从J0201接线端子中引入直流+5V的电源。经过J0202的自锁开关之后，经过一组大小电容组成的滤波电路，尽可能的减少纹波。之后兵分两路进入LM117-ADJ和LM117-33芯片，分别产生和。之后分别经过一组大电容和小电容的滤波电路。电源电路如下所示：

图电源设计电路

为了方便后续调试，在板子上预留几个电源测试点：5V、、和GND。测试点电路如图所示：

图产生和电路

最后使用一个LED灯来指示是否上电，作为电源指示灯，如图所示：

图 LED电路

(四)复位电路设计

RC复位电路，采用简单的电阻、电容和按键组成的电路，连接简单，成本低廉，性能也不错，可以满足一般的设计要求。

RC复位电路也称阻容复位电路，该电路由简单的电阻和电容组成，在有些设计中为了防击穿也可以添加二极管。通过电容电阻和电容容值之间的不同搭配，来调节电平持续的时长。产生低电平复位的阻容式复位电路如图所示。

其中，nRESET连接至芯片的nRESET端口产生复位，同时设置一个复位信号的测试点。

图复位电路

(五)时钟电路设计

时钟是电子系统工作的基石，电子系统中的工作、同步协调都是以时钟为基准的。在设计系统的时候采用了晶振+内部振荡器的方式来设计时钟电路。需要注意的是，晶振需要和负载电容匹配才能正常起振。此处我们使用30MHz 的晶振和两个24pF的电容。时钟电路设计如图所示：

图时钟电路

(六)JTAG仿真调试接口电路设计

JTAG，英文全称为Joint Test Action Group。使用的是IEEE标准中规定的5个引脚和另外2个TI扩展自定义的引脚。本设计中采用的是14针双排针插口。第6脚为“无引脚”状态，将其剪掉，对应口堵上，作为防插反设计。其中的TMS、TDI、TDO、TCK、TEST这五个是标准的JTAG连接引脚，而EMU0和EMU1是TI扩展引脚。还有用来测试时钟信号返回的TCK_RET和电源VCC和数字地GND。JTAG模块原理图如图所示：

图 JTAG仿真调试接口电路

(七)最小系统原理图

TMS320F28335最小系统的原理图如图所示。为了各模块独立清晰，所有的接口均使用网络标号连接。使用引脚扩展设计机制使最小系统能够胜任更多的工