miniLVDS简介(中文)
LVDS信号原理及相关介绍2024年7月2日
LVDS是低电压差分信号（Low-Voltage Differential Signaling）的简称，它是一种高速串行数字接口标准。
它由National Semiconductor（现在是 Texas Instruments公司）在1980年代末为液晶显示器（LCD）设计开发的。
LVDS信号主要用于高速数据传输，如在计算机、网络、通信设备和显示器等领域中。
LVDS信号的原理是通过两条不同电平的差分信号来传输数据。
一条线路上的信号电平为高电平（通常为Vcc）,而另一条线路上的信号电平为低电平（通常为GND）。
由于这两个信号的电平差异很大，因此LVDS可以在长距离传输高速数据而不容易受到干扰。
LVDS信号具有如下特点：低功耗，高带宽，抗干扰能力强，传输距离远。
根据LVDS的标准，传输速率可以达到每秒1.2 Gbit/s（gigabit per second），而功耗却可以控制在1mA以下。
此外，LVDS信号的传输距离可以达到15米，而且不会因为距离的增加而损失信号质量。
在LVDS信号传输中，一般采用对称电阻负载以及差分驱动的方式来减小串扰噪声的影响。
LVDS驱动器通常采用差分晶体管对的方式来提供高驱动电压和高带宽，传输线上也采用了对称的电阻负载。
这两者的结合使得LVDS传输能够抵抗干扰信号的影响，并实现高速稳定的数据传输。
LVDS信号在现代电子设备中得到广泛应用。
例如，在计算机领域中，LVDS信号用于连接显卡和显示器之间的数据传输；在通信设备中，LVDS信号用于传输高速数据和音频信号；在汽车电子中，LVDS信号用于连接汽车内部的各种显示器和摄像头等设备。
总结来说，LVDS信号是一种高速、低功耗、抗干扰能力强的串行数字接口标准。
它通过差分信号的方式实现数据的高速传输，并且具有较长的传输距离。
由于其优越的特性，LVDS信号在现代电子设备中得到广泛的应用。
完整版)LVDS接口详解
完整版)LVDS接口详解LVDS输出接口是一种数字视频信号传输方式，它利用低压差分信号技术接口，在两条PCB走线或一对平衡电缆上通过差分进行数据的传输。
相比于TTL接口，LVDS输出接口具有高速率、低噪声、远距离、高准确度等优点，因此在17in及以上液晶显示器中得到了广泛的应用。
LVDS接口电路由驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）组成。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过柔性电缆传送到液晶面板侧的LVDS接收器。
LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
在数据传输过程中，LVDS接口采用差分信号对的形式进行传输，每个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和负输出端）。
这种方式不仅可以提高数据传输速率，还可以减少电磁干扰和功耗，使得LVDS输出接口更加稳定可靠。
不同种类的液晶显示器的驱动板上的LVDS发送器并不相同。
有些LVDS发送器是一片或两片独立的芯片，例如DS90C383；而有些则是集成在主控芯片中，例如主控芯片gm5221内部集成了LVDS发送器。
LVDS输出接口也分为四种类型，其中第一种是单路6位LVDS输出接口。
这种接口电路采用单路方式传输，每个基色信号（即RGB三色中的其中任何一种颜色）采用6位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－），共18位RGB（6bit X 3（RGB3色））数据，因此也被称为18位或18bit LVDS接口。
第二种是双路6位LVDS输出接口。
在这种接口电路中，两个基色信号（例如红色和绿色）共用一条传输线，而蓝色信号则使用另一条传输线，每个基色信号采用6位数据，因此也被称为双路18位或18bit LVDS接口。
LVDS标准及介绍-(2)
LVDS1.0 LVDS简介LVDS（Low Voltage Differential Signaling）是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗.1.1 LVDS信号传输组成LVDS信号传输一般由三部分组成，如图1所示:差分信号发送器，差分信号互联器,差分信号接收器.图1 简单的单工LVDS接口连接图差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号.通常由一个IC来完成.差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
通常由一个IC来完成.差分信号互联器：包括联接线（电缆或者PCB走线)，终端匹配电阻。
1.2 LVDS的工作原理图2 LVDS接口电路图如图2所示，LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3。
5mA）,LVDS 接收器具有很高输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生生大约350mV的电压。
驱动器的输入为两个相反的电平信号，四个nMOS管的尺寸工艺是完全相同的.当输入为“1”时,标号IN+的一对管子导通，另一对管子截止，电流方向如图2，并产生大约350mV的压降；反之，输入为“0”时，电流反向，产生大约350mV的压降.这样根据流经电阻的电流方向，就把要传输的数字信号（CMOS信号）转换成了电流信号（LVDS信号）。
接受端可以通过判断电流的方向就得到有效的逻辑“1”和逻辑“0"状态。
从而实现数字信号的传输过程。
由于MOS管的开关速度很高，并且LVDS的电压摆幅低（350mV），因此可以实现高速传输.其电平特性如下图所示1.3 LVDS的国际标准LVDS是目前高速数字信号传输的国际通用接口标准，国际上有两个工业标准定义了LVDS：ANSI/TIA/EIA（American National Standards Institute/Telecommunications Industry Association/Electronic Industries Association）和IEEE(Institute for Electrical and Electronics Engineering）。
转载 什么是LVDS及LVDS针脚定义
转载什么是LVDS及LVDS针脚定义[转载]什么是LVDS及LVDS针脚定义2010年06月01日 什么是LVDS？ 现在的液晶显示屏普遍采用LVDS接口，那么什么是LVDS呢？ LVDS（Low Voltage Differential Signaling)即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。
由于其可使系统供电电压低至 2V，因此它还能满足未来应用的需要。
此技术基于 ANSI/TIA/EIA-644 LVDS 接口标准。
LVDS 技术拥有 330mV 的低压差分信号 (250mV MIN and 450mV MAX)和快速过渡时间。
这可以让产品达到自 100 Mbps 至超过 1 Gbps的高数据速率。
此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。
LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。
通道链路芯片组多路复用和解多路复用慢速 TTL信号线路以提供窄式高速低功耗 LVDS 接口。
这些芯片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。
LVDS 解决方案为设计人员解决高速 I/O 接口问题提供了新选择。
LVDS 为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。
更先进的总线 LVDS (BLVDS)是在LVDS 基础上面发展起来的，总线 LVDS (BLVDS) 是基于 LVDS技术的总线接口电路的一个新系列，专门用于实现多点电缆或背板应用。
它不同于标准的LVDS，提供增强的驱动电流，以处理多点应用中所需的双重传输。
BLVDS 具备大约 250mV 的低压差分信号以及快速的过渡时间。
这可以让产品达到自 100 Mbps 至超过 1Gbps 的高数据传输速率。
此外，低电压摆幅可以降低功耗和噪声至最小化。
差分数据传输配置提供有源总线的 +/-1V 共模范围和热插拔器件。
BLVDS 产品有两种类型，可以为所有总线配置提供最优化的接口器件。
基于Mini-LVDS技术的TFT-LCD时序控制器的设计
Ｄｅ ｓ ｉ ｇ ｎ ｏ ｆ ＴＦＴ－ Ｉ ＬＣＤ ｔ ｉ ｍｉ ｎｇ ｃ ｏ ｎｔ ｒ ｏ ｌ ｌ ｅ ｒ ｂ ａ ｓ ｅ ｄ ｏ ｎ
ｍｉ ｎ ｉ — ＬＶＤＳ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ
ＬＩ Ｕ Ｊ ｉ ｅ ， ＣＨＥＮＧ Ｓ ｏ ｎ ｇ — ｈ ｕ ａ ， ＺＨＡ ＮＧ Ｙｏ ｎ ｇ — ｄ ｏ ｎ ｇ ， ＬＩ Ｓ ｈ ｕ — ｘ ｉ ｎ
文章 编 号 ： １ ０ ０ ７ — ２ ７ ８ ０ （ ２ ０ １ ４ ） ０ ２ — ０ ２ ３ ８ — ０ ７
基 于 Ｍｉ ｎ ｉ — Ｌ ＶＤ Ｓ技 术 的 Ｔ ｌ Ｆ Ｔ － Ｌ Ｃ Ｄ 时 序 控 制 器 的 设 计
刘 杰 ， 程松华， 张永栋， 李曙新
（ 天马微 电子股份有限公司 研发中心， 广东 深圳 ５ １ ８ １ １ ８ ）
第 ２ ９卷
第 ２期
液 晶 与显 示
Ｃｈ ｉ ｎ ｅ ｓ ｅ Ｊ ｏ ｕ ｒ ｎ ａ ｌ ｏ ｆ Ｌｉ ｑ ｕ ｉ ｄ Ｃｒ ｙ ｓ ｔ ａ ｌ ｓ ａ ｎ ｄ Ｄｉ ｓ ｐ ｌ ａ ｙ ｓ
Ｖｏ１ ． ２ ９ Ｎｏ ． ２ Ａｐ ｒ ．２ Ｏ１ ４
２ Ｏ １ ４年 ４月
ｄａ ｔ ａ ｐ ｒ ｏｃ ｅ ｓ ｓ ｉ ｎｇ ｗａ ｓ ｐ ｒ ｏ ｐｏ ｓ ｅ ｄ． Ａ ｐａ ｒ ａ ｌ ｌ ｅ ｌ ｔ ｏ ｓ ｅ ｒ ｉ ａ ｌ ｃ ｏｎ ｖｅ ｒ ｔ ｅ ｒ ｗａ ｓ ｄ ｅ ｓ ｉ ｇｎ ｅ ｄ ｂｙ ｕ ｓ ｉ ｎ ｇ ＳＲＡＭ ｅ ｍｂｅ ｄｄ ｅ ｄ
（ Ｒ＆Ｄ Ｃｅ ｎ ｔ ｅ ｒ，Ｔｉ ａ ｎ ｍａ Ｍｉ ｃ ｒ ｏ — ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ ｓ ＣＯ．，ＬＴＤ． ，Ｓ ｈ ｅ ｎ ｚ ｈ ｅ ｎ ５ １ ８ １ １ ８ ， Ｃｈ ｉ ｎ ａ）
LVDS（低电压差分信号）原理简介
LVDS（低电压差分信号）原理简介1 、LVDS信号介绍LVDS：Low Voltage Differential Signaling，低电压差分信号。
LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。
LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
IEEE在两个标准中对LVDS信号进行了定义。
ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。
1.1 LVDS信号传输组成图1 LVDS信号传输组成图LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。
差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。
通常由一个IC来完成，如：DS90C031差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
通常由一个IC来完成，如：DS90C032差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。
按照IEEE 规定，电阻为100欧。
我们通常选择为100，120欧。
1.2 LVDS信号电平特性LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV 摆幅。
LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV 的电压。
电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。
下图为LVDS与PECL（光收发器使用的电平）电平变化。
图2 LVDS与PECL电平图示由逻辑“0”电平变化到逻辑“1”电平是需要时间的。
由于LVDS信号物理电平变化在0。
LVDS连接器简介
FPC / B to B Connector
• Development Plan
Capital expenditure apply Product design Toolings design & fabrication
Product reliability test
Tooling qualification
Rank 3 - Battery connector • Vertical holder
Potential Connectors in Development
Rank 3 - Battery connector • Battery connector 4 position
Potential Connectors in Development
lvds连接器简介 connectordevelopment plan connector development plan device pr oduct fiel device pr oduct fiel devicesapplication device pr oduct fiel device pr oduct fiel notebookapplication notebookapplication lcdmonitor application lcdmonitor application dscapplication digitalstill camera) digitalstill camera) application digitalcamcorder application digitalcamcorder application mobilephone application mobilephone application pdaapplication pdamatrix analysis matrix analysis fpcfpc memor agest agemedi baybay docki ng docki ng st rfrf si lcdmoni lcdmoni dscdsc camcorder camcor der phonemobi pdapda microcoaxial. flat flex cable wireharness mediabay notebookpower ps2,usb, ieee 1394, portsaudio, lan (rj45/11), lpt, serial, vga lcdmonitor digital camcorder,mobile phone pdamini usb specialtypotential connectors developmentpotential connectors developmentrank?fpcconnector 1.0mm 0.5mmpitch applied notebook0.8mm 0.5mmpitch applied mobilephone 1.0mm 0.5mmpitch applied lcdmonitor 0.8mm 0.5mmpitch applied pda0.8mm 0.3mmpitc
FPGA的LVDS介绍和xilinx原语的使用方法中文说明
FPGA的LVDS介绍和xilin x原语的使用方法中文说明低压差分传送技术是基于低压差分信号(L ow Volt-agc Diff erential signali n g)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。
低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低的电压摆幅允许差分对线具有较高的数据传输速率，消耗较小的功率以及产生更低的电磁辐射。
L VDS：Low VoltageDifferential Sig naling，低电压差分信号。
LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。
LVDS是一种低摆幅的差分信号技术，它使得信号能在差分P CB线对或平衡电缆上以几百Mbp s的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在发送侧，可以形象理解为：IN= IN+ —IN-在接收侧，可以理解为：IN+ —IN- =OUT所以：OUT = I N在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，仍然是：IN =IN+ —IN-线路传输干扰同时存在于差分对上，假设干扰为q，则接收则：(IN+ +q) —(IN- + q) =IN+ —IN- = OUT所以：OUT = IN噪声被抑止掉。
上述可以形象理解差分方式抑止噪声的能力。
F rom: 美国国家半导体的《LV DS用户手册》P9FPGA中的差分管脚为了适用于高速通讯的场合，现在的FPGA都提供了数目众多的LVDS接口。
如Spartan-3E系列FPGA提供了下列差分标准：LVD SBus LVDSm ini-LVDSRSDSDifferential H STL (1.8V, Types I and III)Di fferential SSTL(2.5V and 1.8V,Type I)2.5V L VPECL inputs所拥有的差分I/O管脚数目如下From:Spart an-3E FPGA Famil y:Complete DataSheet p5I/O管脚的命名方式：Fro m:Spartan-3E FPG A Family:Complet e Data Sheet p164From:Sp artan-3E FPGA Fa mily:Complete Da ta Sheet p18Spartan-3E系列FPG A器件差分I/O接口输入工作的特性参数:Fro m:Spartan-3E FPG A Family:Complet e Data Sheet p126Spartan-3E系列FPGA器件差分I/O接口输出工作的特性参数:From:Spartan-3EFPGA Family:Comp lete Data Sheetp127Xilinx公司差分原语的使用（原语，其英文名字为Primitive，是Xi linx针对其器件特征开发的一系列常用模块的名字，用户可以将其看成Xilinx公司为用户提供的库函数，类似于C+ +中的“cout”等关键字，是芯片中的基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等，相当于软件中的机器语言。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
摘要
在平板显示领域，尤其对于液晶显示面板，分辨率越来越高的这种趋势正一步一步将常规接口对显示面板的驱动能力推向极限。
现代技术水平的显示器，其总带宽要求已经在5 Gbps的范围内，而且还会增加。
这就必需要时序控制器和显示驱动器之间有大量的连接，这也成为显示器面积进一步减小的瓶颈。
由于这种大量的互连还会带来电磁干扰，这也是一个问题。
传统的并行CMOS接口，虽然在过去的低分辨率显示时代表现良好，却再也不适用于如今的显示器。
Mini-LVDS是一种高速串行接口，应运而生。
本SPEC就是来说明该接口的电气特性与逻辑特性。
Mini-LVDS产生很低的电磁干扰（EMS），为显示驱动提供很高的带宽，这尤其适合用于TFT LCD列驱动器。
TFT液晶面板就是像素的二维点阵，n行×m列。
每个像素又包含三个子像素（RBG），在同一行紧密相连。
面板的像素采用有源矩阵寻址方案写入的，即通过列驱动器将整行像素同时更新，从第一行到最后一行顺序更新，如此反复。
时序控制器必须在一个行周期（～10us）内为一整行像素寻找视频数据源。
此视频数据包含了这三个子像素的强度信息（6bit 或8bit）。
时序控制器从图形控制器那里获得视频数据。
输入的视频数据已将控制信号格式化为规定的视频帧信号和行信号。
时序控制器从中提取视频数据并将其重新分配到列驱动器，同时向行驱动器发出控制信号对TFT矩阵进行寻址。
1. 概览
Mini-LVDS是连接时序控制器与列驱动器的接口，见图1。
在后续的章节中会具体描述。
注意此标准并不涉及时序控制器与行驱动器间交换的信号，或列驱动器间交换的信号（如列驱动器要进入掉电模式可能会用到）。
2.概述
Mini-LVDS接口是单向性的，数据只能从时序控制芯片传到列驱动器。
从拓扑结构上看，它是双总线，每根总线分别携带着左半面板和右半面板的视频数据。
相应总线分别表示为LLV和RLV.见图2.
从物理结构中看，在PCB板上每根总线包含很多对传输线，每一对传输线上携带着差分串行视频信号和控制信号。
信号对的数量主要由列驱动器半导体技术所能支持的最大频率决定。
组成xLV（x为R或L）的单独的信号对表示为xLVi ，对一个有n+1 个数据对的总线来说，i从0到n. xLVi 的两根线是xLV iP与xLViM ，P与M表示线的正负。
xLViP 的电压高于xLViM的电压时就认为是xLVi 为高电平（逻辑值为1）.
xLV包含的各组信号对都伴随着一个时钟信号对，和数据信号一样是差分对。
为了在不增加接受器复杂度的情况下降低EMI，在时钟信号的上升沿和下降沿都传输信号；也就是说，时钟频率是最大数据传输速率的一半。
时钟信号对表示为xLVCLK (x为R 或L)，对应的两条线为xLVCLKP 和xLVCLKM ，见图3.
除了携带视频数据的差分信号对，构成mini-LVDS的还有两个信号，TP1 与POL。
这两种信号是由RLV与LLV共有的CMOS电平信号。
TP1是本质上是一种行分隔符，由定时控制器生成以表示每行数据传输的结束。
POL控制列驱动器输出的极性。
3.DC电气规格
3.1传输线阻抗
Mini-LVDS的数据对都有两根传输线。
实际在PCB板上，这些传输线是利用带状线或微带拓扑结构实现的。
为了支持各种不同厚度的PCB材料，时序控制器中的mini-LVDS发射机建议要能够驱动阻抗从25Ω至75Ω的传输线。
为保证信号质量，实际传输线的阻抗应在标称阻抗（Z O）的±5%以内。
3.2终止
每一数据对都要以R T=2 Z O终止。
见图4
3.3mini-LVDS发射机输出电平
当正确终止时，驱动器输出会产生一个小摆幅的差分电压。
该差分电压包含两个单端输出。
The single-ended outputs alternate between sourcing and sinking a constant current.差分电压是此恒定电流与截止电阻R T的乘积。
为了使R T能在一个很宽的范围内变动（50Ω到150Ω），在发射机内调整输出电流就很方便，且有几种方法。
在允许的截止电阻范围及操作电压下，以下规格参数对时钟信号对（xLVCLK）和数据信号对（xLV i）都适用：
3.4mini-LVDS接收机特性
Mini-LVDS接收器在接收时钟信号和数据信号时，必须在所有可运行条件下符合下列要求：
3．5 TP1与POL的输出参数
3．6 TP1与POL的输入参数
4．差分信号的时序
4．1 mini-LVDS发射机时序
4．2 接收机的交流规格参数
在可运行的条件下，接收机接收的信号必须符合如下要求才能正常工作：
5．控制信号时序
5．1 重置脉冲
此重置信号嵌套在数据流中，用来表示每一行数据的开始。
见图9。
重置脉冲的格式见图10。
重置脉冲的周期必须满足下列两个条件：
5．2 最后显示数据与TP1
时序控制器产生的TP1信号表示每一行显示数据的结束。
时序关系如图11与12所示。
图13显示在每一行结束时的综合时序图
5．3 POL 与TPI的时序关系
TPI 与POL满足以下条件，列驱动器才能正常工作：
时序控制器产生的POL信号应具有以下特点：
6．逻辑接口
6．1 概述与定义
本节定义了在mini-LVDS连接中的数据排序。
平板显示器上的任何一个像素都可用一组二维数据（i , j ）唯一表示，其中i和j 分别表示该像素所在位置的行数与列数。
此处的像素表示为（i , j ）P，三个子像素分别表示为（i , j ）R ，（i , j ）B ，（i , j）G。
用来表示子像素（i , j ）X的强度的6位或8位数据被标识为（i , j ）X5-0 ，或（i , j ）X7-0 ，其中（i , j ）Xk中的k表示强度数据的第k位，（i , j ）X0 是LSB ，X表示R，B，或G。
显示数据是通过Mini-LVDS接口逐行传输的。
不同行数据的传输方式是一样的。
但行驱动器不同，各个行驱动器由时序控制器分别控制。
所以我们可以简化以上的表示方法，有iP 来表示某一行的上的第i 个像素，由此i R，i B，i G表法i P的子像素，iXk 即为强度数据iX 的第k位。
6．2 数据序列
本节讲述数据从时序控制器到列驱动器通过LLV和RLV传输时，数据位的传输顺序。
假设显示器的每一行有2m个像素。
以下的例子涵盖了很多不同的情况，有6位数据，8位数据，还有不同的数据对。
而且这此序列可以轻松扩展到有更多或更少数据对的情况下。
图如PDF资料。