微计算机原理基础填空题附答案

第一章：概述●计算机时钟脉冲的频率称为（主频），它的倒数称为（时钟周期）。

●冯. 诺依曼原理是基于（程序存储）和（程序控制）。

●计算机中的总线包括（地址总线）、（数据总线）和（控制总线）。

●CPU有（运算器）、（控制器）、（寄存器）和（接口单元）。

●计算机硬件系统由（CPU ）、（存储器）和（I/O接口）组成。

●计算机系统由（硬件）系统和（软件）系统两大部分组成。

●CPU的字长与（数据线宽度）有关；寻址空间与（地址线宽度）有关。

●若CPU的数据线宽度为8位，则它的字长为（8 ）位；地址线宽度为16位，则它的寻址空间为（64K ）。

●计算机语言分为（机器）语言、（汇编）语言和（高级）语言。

●计算机软件分为（系统）软件和（应用）软件两大类。

●将源程序翻译为目标程序的语言处理程序有（汇编）程序、（解释）程序和（编译）程序。

●指令通常包含（操作码）和（操作数）两部分；不同功能指令的有序集合称为（程序）。

●正数的原、反、补码（相同）；负数的原、反、补码（不同）。

●十进制数17的二进制数表示为（00010001B ）。

●十六进制数17H的二进制数表示为（00010111B ）。

●十进制符号数+5在计算机中的8位二进制补码表示为（00000101 ）。

●十进制符号数-5在计算机中的8位二进制补码表示为（11111011 ）。

●机内符号数01111000的真值为（+120 ）；机内符号数11111000的真值为（-8 ）。

●计算机处理小数有（定点）表示法和（浮点）表示法。

●在小数的定点表示中有（纯小数）表示和（纯整数）表示。

●基本ASCII码为（7 ）位编码，共（128 ）个码值；含（32 ）个控制码和（94 ）个符号码。

●字符A的ASCII码值为41H；字符a的ASCII码值为（61H ）；字符B的ASCII码值为（42H ）。

●十进制数89的二进制表示为（01011001 ）；十六进制表示为（59H ）。

●十六进制数7BH的十进制数表示为（124 ）；二进制表示为（01111011B ）。

●8位无符号二进制数的表值范围为（0~255 ）；16位无符号二进制数的表值范围为（0~65535 ）。

●8位有符号二进制数的原码表值范围为（-127~+127 ）；反码表值范围为（-127~+127 ）；补码表值范围为（-128~+127 ）。

●8位有符号二进制数为正数时, 符号位b7为（0 ）；为负数时, 符号位b7为（ 1 ）。

●汉字编码方案中，“啊”字的区位码是1601，它的国标码是（90H、81H ）；机内码是（B0H、A1H ）。

第二章：微处理器与体系结构●某存储器单元的实际地址为2BC60H，若该存储器单元所在段首地址为2AF0H，则该存储器单元的段内偏移地址为（0D60H ）。

●PC/XT微机开机时，第一条执行的指令存放地址为（FFFF0H ）。

●8086CPU复位后，寄存器CS中的值为（FFFFH ）、IP中的值为（0000H ）、DS中的值为（0000H ）。

●8086执行部件EU中的控制单元从（指令队列缓冲器）中取指令。

●8086总线接口部件BIU中的指令队列缓冲器经总线从（存储器）中取指令。

●一数据类型为字的数据8BF0H存放在存储器偶地址单元处，完成16位数据读取需总线周期数为（1个）。

●一数据类型为字的数据8BF0H存放在存储器奇地址单元处，完成16位数据读取需总线周期数为（2个）。

●三态门有三种输出状态，即高电平、低电平和（高阻态）。

●从地址/数据复用线中分离出地址信息需用（锁存器）芯片。

●8086CPU复位后，寄存器中的值进入初始状态，问此时（CS）=（FFFFH ）、（IP）=（0000H ）、（DS）=（0000H ）。

●8086CPU中有8个16位通用寄存器，它们是（AX ）、（BX ）、（CX ）、（DX ）、（SP ）、（BP ）、（SI ）、和（DI ）。

●8086CPU中有8个8位通用寄存器，它们是（AH ）、（AL ）、（BH ）、（BL ）、（CH ）、（CL ）、（DH ）、和（DL ）。

●8086CPU中有4个16位段寄存器，它们是（CS ）、（DS ）、（ES ）、和（SS ）。

●8086CPU的标志寄存器中有3个控制标志位，符号是（IF ）、（DF ）、（TF ）；有6个状态标志位，符号是（CF ）、（OF ）、（AF ）、（ZF ）、（SF ）、（PF ）。

●8086CPU响应可屏蔽中断的条件是（IF = 1 ）。

●若单步调试程序时，应设定控制标志TF为（ 1 ）。

●状态标志OF用于（有符号数）的（溢出）标志。

●状态标志CF用于（无符号数）加法的（进位）标志或减法的（借位）标志。

●状态标志AF又称为（辅助进位）标志。

●当运算结果为0时，状态标志ZF的值为（ 1 ）。

●状态标志SF仅能用于（有符号数）的运算中。

●8086CPU将1MB存储器空间分为（若干个）段，每段存储量不超过（64KB ）。

●实际地址又称为（物理）地址，用（20 ）位二进制或（ 5 ）位十六进制表示；逻辑地址由（段首）地址和（段内偏移）地址构成，均用（16 ）位二进制表示。

●控制线DT//R用于控制（双向缓冲器）的方向有效端；/DEL用于控制（双向缓冲器）的片选有效端。

●当INTR端输入一个（高）电平时，（可屏蔽中断）获得了中断请求。

●当NMI端输入一个（上升沿）触发时，（非屏蔽中断）获得了中断请求。

●8086CPU由（执行）单元EU和（总线接口）单元BIU两部分组成。

●在8086CPU 的EU 单元中，运算器ALU 除完成算术运算及逻辑运算外，还可完成（16位偏移地址）运算。

●在8086CPU 的BIU单元中，地址加法器的入口数据是（16 ）位，出口数据是（20 ）位。

●8086CPU和8088CPU的片内数据线为（16 ）位；8086CPU的片外数据线为（16 ）位；8088CPU的片外数据线为（8 ）位。

●8086CPU的指令队列由（ 6 ）个8位的移位寄存器组成；8088CPU的指令队列由（ 4 ）个8位的移位寄存器组成。

●指令队列的作用是（存放译码器将要译码的指令）。

●8086CPU采用指令流水线结构的特点是（提高CPU执行速度）。

●32位地址5890H：3200H表示的实际址址为（5BB00H ）。

●8086CPU的1MB存储空间由（奇）库和（偶）库组成，每个库的最大容量为（512KB ）；控制线/BHE控制（奇）库的有效；地址线A0控制（偶）库的有效。

●若控制线/BHE = 0、地址线A0 = 0，可完成（16 ）位数据操作；若。

控制线/BHE= 1、地址线A0 = 0，可完成（低8 ）位数据操作。

●8086CPU从存储器单元中读取数据时，控制线/RD应输出（低）电平、/WR应输出（高）电平；8086CPU向存储器单元中写入数据时，控制线/RD应输出（高）电平、/WR应输出（低）电平。

●计算机中存储器按（字节）组织，即每个存储单元含（8 ）个二进制位。

●堆栈操作应满足（前进后出）的原则；指令队列应满足（前进先出）的原则。

●堆栈操作中，SP总是指向堆栈的（堆顶）。

●CPU寻址外设有（独立编址）和（统一编址）两种方式，8086CPU采用（独立编址）。

●8086CPU寻址外设为独立编址方式，使用专门的指令为（IN ）和（OUT ）。

●I/O端口与存储器统一编址的主要优点是（不需要专用控制线判别）。

●I/O端口与存储器独立编址的主要优点是（I/O端口不占用存储器单元）。

●8086CPU地址/数据线复用线在（T1 ）时刻分离地址线，此时8086CPU控制线ALE应输出（高）电平。

●当存储器的读取时间大于CPU的读出时间时，8086CPU根据控制线READY的状态，应在周期（T3与T4）间插入（等待）周期。

●若8086CPU工作于最小工作方式，控制线MN//MX应接（高）电平；若8086CPU工作于最大工作方式，控制线MN//MX应接（低）电平。

●当8086CPU向存储器写数据时，控制线DT//R应输出（高）电平；当8086CPU从存储器读数据时，控制线DT//R应输出（低）电平。

●规则字既应从存储器的（偶）地址存放（字以上）数据；非规则字既应从存储器的（奇）地址存放（字以上）数据。

●8086CPU可访问（64K ）个I/O字节端口；（32K ）个I/O字端口。

●在数据传送时，DMA方式与中断方式比较，主要优点是（数据传送速度快）。

●差错控制法中常用奇偶校验码和CRC校验码，在每一字节的末尾增加1比特的是（奇偶校验码）。

●8086CPU中，设堆栈段寄存器（SS）=2000H；堆栈栈顶指针寄存器（SP）=0100H，执行指令PUSH SP后，（SP）=（00FEH ）；栈顶的物理地址是（200FEH ）。

●8088CPU的片内数据线为（16 ）条，片外数据线为（8 ）条。

●8086CPU的片内数据线为（16 ）条，片外数据线为（16 ）条。

●若CPU的地址总线宽度为N ，则可寻址（2N）个存储器单元。

●8086工作于最小工作模式时，控制总线由（CPU本身）产生，工作于最大工作模式时，控制总线由（总线控制器8288 ）产生。

●CPU不同功能的控制线具有传送（方向）和控制（电平）的特征。

●从地址/数据复用线中分离出地址信息需用逻辑芯片（锁存器）。

●地址/数据复用线中的双向数据传送需用逻辑芯片（双向缓冲器）。

●8086CPU的控制线ALE接逻辑芯片锁存器的（锁存触发有效）端。

●8086CPU的控制线/DEL接逻辑芯片双向缓冲器的（片选有效）端。

●8086CPU的控制线DT//R接逻辑芯片双向缓冲器的（方向控制）端。

●8086CPU采用指令流水线结构的特点是为了提高（CPU执行速度）。

第三章：80X86指令系统●在寄存器寻址操作时，操作数在（寄存器）中；在立即数寻址操作时，操作数在（代码段）中。

●存储器寻址中所用的间址寄存器有（BX ）、（BP ）、（SI ）和（DI ）。

●指令MOV AX，[BX]的隐含段是（DS ）；MOV AL，[BP]的隐含段是（SS ）。

●执行MOV指令时，控制线M//IO输出电位为（高电平）；执行OUT指令时，控制线M//IO输出电位为（低电平）。

●若寄存器（AL）= 47H，（BL）= 9AH，完成（AL）+（BL）→（BL）功能的指令为（ADD BL，AL ），执行完该指令后，（AL）=（47H ），（BL）=（E1H ），CF =（0 ）。

●若寄存器（AL）= 0FFH，（BL）= 02H，完成（AL）+（BL）→（AL）功能的指令为（ADD AL，BL ），执行完该指令后，（BL）=（02H ），（AL）=（01H ），CF =（ 1 ）。