第七章 MCS51单片机的并行接口(下)PPT课件
MOV R3，#01H
MOV A，R3
MOV DPTR，#7F01H ； 模式→8155A
MOVX @DPTR，A
INC DPTR
MOV A，@R0 ；取显示数据
ADD A，#0DH ；加查表修正量
MOVC A，@A+PC ；查表取段数据
MOVX @DPTR，A ；段数据→8155B口
LCALL DL1 ；延迟1ms INC R0 MOV A， R3 JB ACC.5， LD0 RL A MOV R3， A SJMP LD0
静态显示是指数码管显示某一字符时，相应的发光二极管 恒定导通或恒定截止。 这种显示方式的各位数码管相互独 立，公共端恒定接地或接正电源。每个数码管的8个字段分 别与一个8位I/O口地址相连，I/O口只要有段码输出，相应 字符即显示出来，并保持不变，直到I/O口输出新的段码。 静态显示的特点是每个数码管必须接一个8位锁存器用来锁 存待显示的字形码。送入一次字形码显示字形一直保持， 直到送入新字形码为止。这种方法的优点是占用CPU时间 少，较小的电流即可获得较高的亮度，程序也十分的简洁， 显示便于监测和控制。缺点是这种显示方法占用的I/O端口 较多，硬件电路复杂，成本高，只适合于显示位数较少的 场合。
g f GNDa b a
a
b
c
f
b
g
d
e
c
e
d ·dp
f g
dp e d GND c dp
（a）
＋5V
a b c d e f g dp
（b）
2) 数码管工作原理
共阳极数码管的8个发光二极管的阳极（二极管正端） 连接在一起。通常，公共阳极接高电平（一般接电源）， 其它管脚接段驱动电路输出端。当某段驱动电路的输出端 为低电平时，则该端所连接的字段导通并点亮。
11
2）LED动态显示
（2）动态显示方式
所有位的段码线相应段并在一起，由一个8位I/O 口控制，形成段码线的多路复用，各位的公共端分别由 相应的I/O线控制，形成各位的分时选通。
12
动态扫描方式
段码线的多路复用，公共端分时选通。只能点亮其中一个。
动态扫描显示的分时控制方法：
动态显示时，首先将位选的最低位置为低，选中第一位 数码管，然后由段代码数据输出0段代码，即可在第一位 上显示0这个数字，这时可将位选信号第2位置低，选中 第二位数码管，然后再由段代码数据线输出1的代码，第 3位和第4位也同样处理，如果每位的显示时间恰当，则 看到4位一起点亮的效果。
应用举例 例 共阴数码管静态显示0123
ORG 0000H
MAIN: MOV P0，#3FH MOV P1，#06H MOV P2，#5BH I/O（1） MOV P3，#4FH
I/O（2）
SJMP $
END
I/O（3）
I/O（4）
GND/+5V
GND/+5V GND/+5V
GND/+5V
GND/+5V
DSEG： 3FH，06H，5BH，4FH，66H， 6DH ；段数据表 DSEG1： 7DH，07H，7FH，6FH，77H， 7CH ；段数据表 DSEG2： 39H，5EH，79H，71H，73H， 3EH ；段数据表
DSEG3： 31H，6EH，1CH，23H，40H，
ห้องสมุดไป่ตู้
03H ；段数据表
DSEG4： 18H，00，00，00
t≦100ms/(N-1) 比如，现在使用4 位，也就是N＝4，则由式子可以算出 t≦33ms，就是每一位的间隔时间不能超过33ms。当然时间 可以也设得短一些，比如5ms 或1ms 。
例：动态显示方式
6位动态显示器接口
显示子程序：
DIR： LD0：
DIR1：
MOV R0，#79H ；置缓冲器指针初值
各段与字节中各位对应关系一般如下：
字型及段码由设计者自行设定，习惯上还是以“a” 段对应段码的最低位。
如使用共阳极数码管，数据为0表示对应字段亮， 数据为1表示对应字段暗；如使用共阴极数码管，数据 为0表示对应字段暗，数据为1表示对应字段亮。
6
七段LED的段选码
7
3、LED显示器工作原理
4位 LED显示器的结构原理图：
➢LED (Light Emiting Diode)是发光二极管显示器的缩写。 LED显示器由于结构简单、价格便宜、体积小、亮度高、 电压低、可靠性高、寿命长、响应速度快、配置灵活等特 点，与单片机接口方便而得到广泛的应用。
1) 数码管结构
数码管由8个发光二极管（以下简称字段）构成，通过 不同的组合可用来显示数字0 9、字符A F、H、L、P、 R、U、Y、符号“”及小数点“” 数码管又分为共阴极 和共阳极两种结构
❖软件延时扫描
❖定时中断扫描（推荐）设置显示缓冲区，定时从缓冲区中 取出要显示的字符。
人眼的视觉暂留时间为0.1 秒，设计时，要注意每位显示的 间隔时间，由于一位7 段LED 的熄灭时间不能超过100ms， 也就是说点亮其它位所用的时间不能超过100ms，这样当有 N 位的7 段LED 用来显示时，每一位间隔的时间t 就必须符 合下面的式子：
或称“字线”
控制显示 的字型。
控制该显示 位的亮或暗。 或称“位线”
N个LED显示块有N位位选线和8×N根段码线。
有静态显示和动态显示两种显示方式。
8
（1）静态显示方式
✓各位的公共端连接在一起（接地或+5V）。 ✓每位的段码线（a～dp）分别与一个8位的锁存器输出相 连。显示字符一确定，相应锁存器的段码输出将维持不变， 直到送入另一个段码为止。
共阴极数码管的8个发光二极管的阴极（二极管负端）连 接在一起。通常，公共阴极接低电平（一般接地），其它 管脚接段驱动电路输出端。当某段驱动电路的输出端为高 电平时，则该端所连接的字段导通并点亮，
5
2、七段LED的段选码
为使LED显示不同的符号或数字，要为LED提供段 码（或称字形码）。正好是一个字节（8段）。
1
7.3单片机的显示与键盘
单片机应用系统通常都需要进行人-机对话。其中包 括人-机应用系统的干预与数据输入，应用系统状态与 运行结果的显示等。键盘与显示器是单片机应用系统中 最常用的人-机交互技术。
➢LED数码管显示器 ➢键盘接口技术
2
7.3.1 LED数码管显示器
与单片机应用系统接口的显示器主要是LED显示器 和LCD （Liquid Crystal Display）显示器。
合集下载
3.1MCS-51单片机的并行IO口
一、并行I/O口的功能结构
2、接口功能 （2）通用I/O接口
（四）P0口
此时“控制”信号为“0”，多路开关 MUX向下，输出驱动器处于开漏状态，故需 外接上拉电阻，这种情况下，电路结构与P1 相同，所以也是一个准双向口，当要作为输 入时，必须先向口锁存器写“1”。
一、并行I/O口的功能结构
（四）P0口
这是由接口的特殊结构所决定的。每一个 口都包含一个锁存器，一个输出驱动器和两 个（P3口为3个）输入缓冲器。各口的结构也 P 3 有些差异，下面分别介绍。
一、并行I/O口的功能结构
1、接口结构
（一）P1口
P1口一位的结构如下图所示：
图2.15
一、并行I/O口的功能结构
1、接口结构
（一）P1口
接口结构中锁存器起输出锁存作用， 8位锁存器组成特殊功能寄存器P1，场 效应管和上拉电阻组成输出驱动器，以 增大负载能力，三态门1和三态门2分别 用于控制输入引脚和锁存器的状态。
作为I/O口应用的一个实例，下面介绍 8031单片机的最小应用系统如下图所示
二、产生接口控制信号的指令
（四）P0口
8051指令系统中能与接口打交道的指令 大体可分两类 １．一般的输入/输出指令 ２．“读－修改－写”指 令
二、产生接口控制信号的指令
１．一般的输入输出指令
（四）P0口
输入指令执行时，内部产生“读引脚”信号， 直接从口线读入，亦称“读引脚”指令。 下面是属于这种指令的各种实例：
二、产生接口控制信号的指令
（四）P0口 ２．“读－修改－写”指令 INC P2 接口锁存器加１ DEC P1 接口锁存器内容减１ DJNZ P3,LOOP 减１后不为零则跳转 还有三条虽不明显，但也属此列： MOV P1.1,C CLR P1.1 SETB P1.1 将进位位送接口的某位 清接口的某一位 接口的某一位置位
MCS-51单片机并行IO端口PPT课件
P1端口只作为普通I/O端口使用。
23.04.2021
机电与汽车工程学院
18
（3）P2端口
a.地址总线 b.控制信号线
切换开关
MUX
非门G3，
图17 P2口每位的内部结构
VT 管 栅 极 串 接 G3 后改接再Q端上。
23.04.2021
机电与汽车工程学院
19
P2端口的工作模式
X
X
0 1 01
XX
3条 控 制 线
23.04.2021
2条 数 据 线
图9 MCS-51端口工作原理示意图
机电与汽车工程学院
10
（1）输出（写）操作
X
X
X
X
锁存器打开
图10 MCS-51端口写操作示意图
23.04.2021
机电与汽车工程学院
11
（2）输入（读引脚）操作
X
X
G2打开
图11 MCS-51端口读引脚操作示意图
X
控控制制信信号号==01
X X
图18 P2口两种工作模式示意图
（1）作为普通I/O端口使用
（2）作为地址总线口使用
23.04.2021
机电与汽车工程学院
20
（4）P3端口
第二功能 输入和输出
图19 P3口每位的内部结构
23.04.2021
机电与汽车工程学院
与非门G4， VT 管 栅 极 串 接 G4 后 改 接 在 Q 端
机电与汽车工程学院
5
2.1 端口引脚的内部结构
2条
3条
数
控 （a）P0口的位结构
（b）P1口的位结据构
制
输出 线
线
第7章-并行IO接口课件
采用8155扩展并行I/O端口（1）
采用8155扩展并行I/O端口（2）
采用8155扩展并行I/O端口（3）
7.5 MCS-51对LED/键盘的接口
单片机应用系统经常需要连接一些外部设备，其 中键盘和显示器是构成人机对话的一种基本方式， 使用最为频繁。键盘主要用于输入数据、代码和 命令等，显示器主要用来显示过程控制和运算结 果。 MCS-51对LED的接口 MCS-51对键盘的接口
状态信息
控制信息
读写控制信号、片选等。
接口的一般结构
接口电路一般包括以下部件：
数据寄存器 状态寄存器 控制（命令）寄存器
I/O数据的四种传送方式
程序控制传送方式
同步传送 异步传送
中断传送 DMA（直接存储器存取）方式
程序控制传送方式
无条件传送方式
条件传送方式
中断传送方式
缓冲器：对输入不作运算，输出和输入一致，计算机 设计中有重要作用。 作用：使高速工作的CPU与慢速工作的外设起协调和 缓冲作用，实现数据传送的同步。 输入缓冲器：将外设送来的数据暂时存放，以便处理 器将它取走。 输出缓冲器：暂时存放处理器送往外设的数据 。 常规缓冲器：不同系统之间连接，推动电流到高一级 电路系统，如外设的工作电流和控制器不一样，驱动 电流超过驱动器驱动能力，缓冲器作用。 三态缓冲器：用于总线连接 三种状态:高电平;低电平;高阻态
扩展举例1
CPU内部RAM以20H为起始地址的连续50个 单元中的数据输出打印程序
综合例子
Org 1000H MOV DPTR #2000H(数据首地址) MOV R7 #08H(8个通道) MOV R0 #7EH（C口地址） MOV R2 #C0H（通道0开始地址） MAIN： MOV A R2 MOVX @R0 A (启动A/D) MOV R1 #7CH （A口） LOOP1: MOVX A @R1 ANL A #80H （检测STS） JNZ LOOP1 MOV A #10H ORL A R2 MOVX @R0 A
第7章 MCS-51单片机并行接口
MCS-51具备 的传送方式
在外设之间传送数据。
主目录 上一页 下一页 结 束
13
单片机原理及其接口技术
7.2 MCS-51单片机内部并行 I/O端口及其应用
7.2.1 端口的功能描述
7.2.2 端口的内部结构 7.2.3 应用举例
主目录 上一页 下一页 结 束
14
单片机原理及其接口技术
MCS-51系列单片机外部引脚说明
VCC VSS
主目录
上一页
单片机原理及其接口技术
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/V PD RXD、P3.0 TXD、P3.1 INT0、P3.2 INT1、P3.3 T0、P3.4 T1、P3.5 WR、P3.6 RD 、P3.7 XTAL2 XTAL1 VSS
出口。
控 制 总 线 (CB)
P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE
锁 存
具有第2功能。
下一页 结 束
VCC VSS
PSEN EA ALE RST
主目录
上一页
单片机原理及其接口技术
主目录
上一页
下一页
结 束
单片机原理及其接口技术
7.2.1 端口的功能描述
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/V PD RXD、P3.0 TXD、P3.1 INT0、P3.2 INT1、P3.3 T0、P3.4 T1、P3.5 WR、P3.6 RD 、P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 I/O
在外设之间传送数据。
主目录 上一页 下一页 结 束
13
单片机原理及其接口技术
7.2 MCS-51单片机内部并行 I/O端口及其应用
7.2.1 端口的功能描述
7.2.2 端口的内部结构 7.2.3 应用举例
主目录 上一页 下一页 结 束
14
单片机原理及其接口技术
MCS-51系列单片机外部引脚说明
VCC VSS
主目录
上一页
单片机原理及其接口技术
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/V PD RXD、P3.0 TXD、P3.1 INT0、P3.2 INT1、P3.3 T0、P3.4 T1、P3.5 WR、P3.6 RD 、P3.7 XTAL2 XTAL1 VSS
出口。
控 制 总 线 (CB)
P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE
锁 存
具有第2功能。
下一页 结 束
VCC VSS
PSEN EA ALE RST
主目录
上一页
单片机原理及其接口技术
主目录
上一页
下一页
结 束
单片机原理及其接口技术
7.2.1 端口的功能描述
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/V PD RXD、P3.0 TXD、P3.1 INT0、P3.2 INT1、P3.3 T0、P3.4 T1、P3.5 WR、P3.6 RD 、P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 I/O
chap07并行IO接口整理版.ppt
12/5/2019
-18-
7.3 并行I/O接口芯片
在控制系统中,有时需要利用I/O接口芯片扩展CPU 的并行I/O端口.
12/5/2019
-19-
7.3.1 Intel 8255A
8255提供了A,B,C三个8位端口
与 外 设 连 接
与CPU连接: DB,AB,CB
12/5/2019
-20-
12/5/2019
-31-
例: 实验6 定时/计数器实验
12/5/2019
-32-
第7章 本章结束!
12/5/2019
-33-
P1口仅有数据输入/出功能
P3口除用数据输入/出外,还有第二功能.
12/5/2019
-12-
P3口的功能 P3口除用数据输入/出外,还有第二功能.
12/5/2019
-13-
内部并行I/O接口的位结构-P0
&
12/5/2019
-14-
内部并行I/O接口的位结构-P1
12/5/2019
12/5/2019
-6-
无条件传送举例(示意图)(典型图，课程设计)
/RD /WR
12/5/2019
-7-
2.异步传送,又称条件传送或程序查询传送方式(polling)
在CPU与外设进行数据传送之前，CPU查询一下外 设的状态，当外设准备就绪进行传送；若外设未 准备好，则CPU处于等待状态。
2. 8255的控制字—方式控制字
12/5/2019
-21-
C口单一置复位控制字格式
12/5/2019
-22-
3.8255工作模式 模式0: 大部分在此方式下工作 模式1 模式2
51单片机并行口的操作-PPT精选文档
图2－11
P0口位结构原理图
(2) 当内部信号置 0时，多路开关接通输出锁存器的 /Q 端这时明 显地可以看出两点：
· 由于内部控制信号为 0，与门关闭，上拉 FET截止，形成 P0口 的输出电路为漏极开路输出。 · 输出锁存器的Q端引至下拉FET栅极，因此P0口的输出状态由 下拉电路决定。
在P0口作输出口用时，若P0．i输出1，输出锁存器的Q端为0， 下拉FET截止，这时P0．i为漏极开路输出；若P0．i输出0，输 出锁存器的Q端为1，下拉FET导通，P0．i输出低电平。 在P0口作输入口用时，为了使P0．i能正确读入数据，必须先 使D置1，Q端为0 。这样，下拉FET也截止，P0．i处于悬浮状 态。 A点的电平由外设的电平而定，通过输入缓冲器读入 CPU。 这时P0口相当于一个高阻抗的输入口。Βιβλιοθήκη ⑵ 作地址／数据复用总线用
此时P0口为一个准双向口,T1、T2相当于上拉电阻。 作数据输入口 时， 也不是悬浮状态。作地址／数据 复用总线用：作数据总线用时，输入／输出8位数据 D0～ D7 ；作地址总线用时，输出低 8位地址 A0～ A7 。 当 P0 口作地址／数据复用总线用之后，就再也不能 作I／O口使用了。
P2口既可用作I/O口，也可用作高8位地址总线。
C、P2口位结构
P2口
P2口是一个多功能的8位口，可以字节访问也可位访 问，其字节访问地址为A0H，位访问地址为A0H～A7H。 ⒈ P2口位结构和工作原理 多路开关的输入口有两个：一个是输出锁存器的输出 端Q；一个是地址寄存器（PC或DPTR）的高位输出端。 多路开关的输出经反相器反相后去控制输出 FET的 Q0。 多路开关的切换由内部控制信号控制。 输出锁存器的输出端是Q而不是Q，多路开关之后需接 反相器。
第7章 MCS51单片机常用接口PPT课件
依据电路可知： 地址：A12A11～A2A1A0 即13根地址线。 扩展芯片容量为8KB。 控制线ALE地址锁存。 PSEN控制允许输出。 扩展芯片的地址范围： 0000H～1FFFH
18.08.2020 6
第7章 MCS51单片机常用接口
② 译码法 部分译码法是先将扩展芯片的地址线与单片机的地址总线
●译码器法 译码器法就是利用译码器电路对存储器地址分配的片外
扩展位进行译码，将译码输出与存储芯片的片选端相连。 常用译码器有： 2～4译码器74LS139； 3～8译码器74LS138 4～16译码器74LS154
用74LS138译码器 连接的电路如图
18.08.2020 9
第7章 MCS51单片机常用接口
2.存储器扩展的一般方法
程序存储器 掩膜ROM、可编程PROM、光可擦除EPROM
存 储
电可擦除EEPROM
器
数据存储器 静态SRAM和动态DRAM
扩展方法：译码法和线选法。
18.08.2020 5
第7章 MCS51单片机常用接口
① 线选法 先将扩展芯片的地址线与单片机的地址线从低位开始
顺序相连后，剩余的高位地址线的一根或几根直接连接到 各扩展芯片的片选线上。
18.08.2020 11
第7章 S51单片机常用接口
7.2.2 程序存储器扩展 1.EPROM2764（8K*8） EPROM2764是28脚双列直插式封装，其管脚配置如下图：
A0-A12：是13根地址线。 D0-D7： 是8根数据线。 /CE ：是片选信号。 /OE ：是输出允许信号。 VPP ：是编程电源。 /PGM：是编程脉冲输入
●74LS138译码器功能管脚
① 共有16个引脚。 ② C B A 为三个输入引脚接单片 机地址线不同组合选择不同芯片 ③ Y0～Y7为8个输出引脚接扩展 芯片的片选信号 ④ G1G2BG2A为三个控制引脚接线电 平1 0 0 ⑤ 电源正负极
18.08.2020 6
第7章 MCS51单片机常用接口
② 译码法 部分译码法是先将扩展芯片的地址线与单片机的地址总线
●译码器法 译码器法就是利用译码器电路对存储器地址分配的片外
扩展位进行译码，将译码输出与存储芯片的片选端相连。 常用译码器有： 2～4译码器74LS139； 3～8译码器74LS138 4～16译码器74LS154
用74LS138译码器 连接的电路如图
18.08.2020 9
第7章 MCS51单片机常用接口
2.存储器扩展的一般方法
程序存储器 掩膜ROM、可编程PROM、光可擦除EPROM
存 储
电可擦除EEPROM
器
数据存储器 静态SRAM和动态DRAM
扩展方法：译码法和线选法。
18.08.2020 5
第7章 MCS51单片机常用接口
① 线选法 先将扩展芯片的地址线与单片机的地址线从低位开始
顺序相连后，剩余的高位地址线的一根或几根直接连接到 各扩展芯片的片选线上。
18.08.2020 11
第7章 S51单片机常用接口
7.2.2 程序存储器扩展 1.EPROM2764（8K*8） EPROM2764是28脚双列直插式封装，其管脚配置如下图：
A0-A12：是13根地址线。 D0-D7： 是8根数据线。 /CE ：是片选信号。 /OE ：是输出允许信号。 VPP ：是编程电源。 /PGM：是编程脉冲输入
●74LS138译码器功能管脚
① 共有16个引脚。 ② C B A 为三个输入引脚接单片 机地址线不同组合选择不同芯片 ③ Y0～Y7为8个输出引脚接扩展 芯片的片选信号 ④ G1G2BG2A为三个控制引脚接线电 平1 0 0 ⑤ 电源正负极
MCS单片机结构原理并行IO端口的使用课件
**原因：如果此时该端口的负载恰是一个晶体管基极，且原端 口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若 此时直接读端口引脚信号，将会把原输出的“1”电平误读为 “0”电平。现采用读输出锁存器代替读引脚，图中，上面的三 态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述 可能发生的错误。**
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
• P0口必须接上拉电阻；
• 在读信号之前数据之前，先要向相应的锁存器做写1操作的I/O口 称为准双向口；
• 三态输入缓冲器的作用：
VCC
• （ANL P0，A）
OUTPUT
Q1
P0 i
90 13
• 当CPU内部控制信号为“1”时，P0口作为地 址/数据总线使用，这时，P0口就无法再作为 I/O口使用了。
• P1、P2 和P3 口为准双向口, 在内部差别不大, 但使 用功能有所不同。
•
P1口是用户专用 8 位准双向I/O口, 具有通用输
入/输出功能, 每一位都能独立地设定为输入或输出。
当有输出方式变为输入方式时, 该位的锁存器必须写
读引脚
2、P0作为地址/数据总线 ----真正的双向口
▪ P0引脚输出地址/输入数据
输入信号是从引脚通过输入缓冲器进入内部总线。
此时，CPU自动使MUX向下，并向P0口写“1”，“读
引脚”控制信号有效，下面的缓冲器打开，外部数据读入
内部总线。
地址/数据 VCC
读锁存器
控制
内部总线 写锁存器
DQ CLK Q
第七章MCS-51单片机的并行接口
（8）PB7-PB0：B口输入/输出线
（9）PC5-PC0：C口输入/输出或控制信号线
（10）TIMERIN：定时器/计数器输入端 （11）TIMEROUT：定时器/计数器输出端 （12）RESET：复位信号线 （13）Vcc：+5V电源 Vss：地
2、8155的I/O端口地址分配
AD7-AD0 A7 A6 A5 A4 A3 A2 A1 A0 × × × × × 0 0 × × × × × 0 0 × × × × × 0 1 × × × × × 0 1 × × × × × 1 0 × × × × × 1 0
例7.1
用单片机点亮一只发光二极管LED
程序清单：
CLR
SETB END
P1.0 ；令P1.0管脚输出低电平
P1.0；令P1.0管脚输出高电平
7.2 MCS-51并行I/O口的扩展
为了使单片机能按要求工作，就必须将必要的命令 和数据输入到单片机中；单片机运算或处理的结果也要 通过一定的方式输出，这就需要配置一定的输入设备和 输出设备。在单片机内部虽然设置了若干并行I/O接口 电路，用来与外围设备连接，但当外围设备较多时，仅 有的几个内部I/O接口就不够用，在大多数应用系统中， MCS-51单片机都需要扩展输入输出接口芯片以满足实 际需要。
（2）工作方式
8255有三种基本的工作方式：方式0（基本输入输 出）、方式1（选通输入输出）和方式2（双向传送）， 其中A口可工作于方式0、1和2，而B口只能工作于方 式0和1。
各I/O口的工作方式由方式选择控制字来决定。
工作方式控制字：A1 A0=1 1
A、方式0 工作方式0是一种基本的输入输出工作方式。在 这种方式下，三个端口都可以由程序设置为输入或者 输出，没有固定的用于应答的联络信号。其基本功能 可概括为：
第7章MCS-51单片机的并行IO接口及扩展
地址/数据 控制 Vcc T1 P0.x D Q CP Q MUX T2
2. P1口一个位的结构
读锁存器 Vcc
*
上拉电阻 P1.x
内部总线 写
D Q CP Q T2
读引脚
P1口的作用特点： 1）内部具备上拉电阻，执行输出功能是，无须连接外部上拉电阻。 2）若要执行输入功能，必须先输出高电平（1）才能读取该口所 连接的外部数据。
• 例7-2-1 试编出模拟图7-2-5中电路的程序。
• 在51系列的C语言中对四个I/O端口进行编程，必 须要利用8051的C语言头文件，其中给出P0~P3 标号的定义。并且可以使用Px^y格式对P0~P3端 口的单个位进行表示，其中x是端口0、1、2或3， y是该端口的位0~7，例如P1^7指示P1.7。
8255A的内部结构如图7-4-2所示，由三部分电路组成： 与CPU的接口电路、内部控制逻辑电路和与外设连接的输 入/输出接口电路。 （1）与CPU的接口电路 （2）内部控制逻辑电路 （3）输入/输出接口电路
图7-4-2 8255A的内部结构
表7-4-1 8255A的端口分配及读/写功能
7.4.2 8255A的工作方式及其初始化编程
地址 控制
Vcc * 上拉电阻 P2.x
D Q CP Q
MUX
T2
4 . P3口 P3口一个位的结构
选择输出功能 读锁存器 Vcc * 上拉电阻 P3.x 内部总线 写 D Q CP Q T2
读引脚
第二输入功能
P3口的第二功能
P3引脚 P3.0 P3.1 P3.2 兼用功能 串行通讯输入（RXD） 串行通讯输出（TXD） 外部中断0（INT0）
7.3 用TTL芯片扩展简单的I/O接口
2. P1口一个位的结构
读锁存器 Vcc
*
上拉电阻 P1.x
内部总线 写
D Q CP Q T2
读引脚
P1口的作用特点： 1）内部具备上拉电阻，执行输出功能是，无须连接外部上拉电阻。 2）若要执行输入功能，必须先输出高电平（1）才能读取该口所 连接的外部数据。
• 例7-2-1 试编出模拟图7-2-5中电路的程序。
• 在51系列的C语言中对四个I/O端口进行编程，必 须要利用8051的C语言头文件，其中给出P0~P3 标号的定义。并且可以使用Px^y格式对P0~P3端 口的单个位进行表示，其中x是端口0、1、2或3， y是该端口的位0~7，例如P1^7指示P1.7。
8255A的内部结构如图7-4-2所示，由三部分电路组成： 与CPU的接口电路、内部控制逻辑电路和与外设连接的输 入/输出接口电路。 （1）与CPU的接口电路 （2）内部控制逻辑电路 （3）输入/输出接口电路
图7-4-2 8255A的内部结构
表7-4-1 8255A的端口分配及读/写功能
7.4.2 8255A的工作方式及其初始化编程
地址 控制
Vcc * 上拉电阻 P2.x
D Q CP Q
MUX
T2
4 . P3口 P3口一个位的结构
选择输出功能 读锁存器 Vcc * 上拉电阻 P3.x 内部总线 写 D Q CP Q T2
读引脚
第二输入功能
P3口的第二功能
P3引脚 P3.0 P3.1 P3.2 兼用功能 串行通讯输入（RXD） 串行通讯输出（TXD） 外部中断0（INT0）
7.3 用TTL芯片扩展简单的I/O接口