存储器测试方法与设计方案
305-4+汽车用nandflash存储芯片技术要求及试验方法
305-4+汽车用nandflash存储芯片技术要求及试验方法1. 引言1.1 概述本文旨在研究和探讨305-4+汽车用nandflash存储芯片技术要求及试验方法。
现如今，随着汽车行业的飞速发展，车辆电子设备越来越普及，对存储芯片的要求也变得越来越高。
汽车用nandflash存储芯片作为一种常见的非易失性存储器件，在汽车电子领域具有广泛应用前景。
1.2 文章结构文章主要分为四个部分：引言、305-4+汽车用nandflash存储芯片技术要求、305-4+汽车用nandflash存储芯片试验方法以及结论。
在引言部分，我们将阐述本文的概述、目的和文章结构，为读者提供一个清晰的框架。
1.3 目的本文旨在明确305-4+汽车用nandflash存储芯片技术要求，并提出相应的试验方法。
通过对存储容量、数据读取速度和数据可靠性等方面进行研究和测试，能够为汽车厂商和相关领域提供更好的参考和指导。
另外，我们还将展望未来发展方向，探讨可能的技术创新和提升空间。
以上就是本文引言部分的内容，希望能对您的撰写提供一些参考。
如有需要，请继续咨询其他部分的写作内容。
2. 305-4+汽车用nandflash存储芯片技术要求：2.1 存储容量要求：随着汽车电子系统的不断发展，对于存储容量的需求也越来越大。
因此，305-4+汽车用nandflash存储芯片需要具备较大的存储容量，以满足各类数据的存储需求，包括操作系统、应用程序、驱动程序和用户数据等。
该芯片应能提供高达数百GB甚至TB级别的存储空间。
2.2 数据读取速度要求：汽车电子系统对于数据读取速度有着严苛的要求。
为确保系统的实时响应性和高效运行，305-4+汽车用nandflash存储芯片需要具备快速、稳定的数据读取能力。
它应能够在极短时间内完成数据读取，并能够支持高速数据传输接口。
2.3 数据可靠性要求：汽车是一种复杂而严谨的机械设备，在行驶过程中可能会面临各种恶劣环境条件和挑战。
存储器测试方法、设备及系统与流程
存储器测试方法、设备及系统与流程随着计算机技术的不断发展，计算机存储器的容量和性能越来越高，但存储器出现故障的概率并不会因此降低。
因此，为了保障计算机的正常运行，存储器的测试工作显得尤为重要。
本篇文章将详细介绍存储器测试方法、设备及系统与流程。
一、存储器测试方法：1、慢速测试法慢速测试是通过使用单元测试的方法来测试存储器中的每一个单元。
测试程序可以在存储器中对每个字节进行写入和读取，然后比较已读取的值与已写入的值是否相同，从而检测出存储器中是否存在故障。
2、快速测试法快速测试是在较短时间内对整个存储器进行测试。
测试程序将一组随机数据写入存储器，接着读取这些数据，然后再重新写入存储器。
最后再次读取存储器中数据，如果已读取的数据能够与写入的数据相匹配，就表明存储器无故障。
3、缺陷测试法缺陷测试是通过创建一些未写入正确值的未用存储器单元，从而测试出存储器中的故障。
测试程序将对存储器进行写入和读取操作，如果读取的数据与待读取的数据不同，就可以推断出存储器存在故障。
此方法需要测试时事先创建有缺陷的存储器单元。
二、存储器测试设备：1、存储器测试仪器存储器测试仪器主要用于检测存储器中是否存在故障，改善存储器的质量。
它主要由存储器测试板卡、测试软件、测试控制卡和测试工作站组成。
2、存储器测试芯片存储器测试芯片是一种专用的集成电路，用于测试 DRAM 和SRAM 存储器中的故障。
它可以与存储器芯片直接连接，进行数据交换，并根据测试程序对存储器单元进行写入和读取操作。
三、存储器测试系统与流程：1、存储器测试系统存储器测试系统主要由测试板卡、测试软件、测试控制卡和测试工作站组成。
测试软件由存储器测试程序和控制程序两部分组成，存储器测试程序用于测试存储器芯片，控制程序用于控制测试过程。
测试控制卡作为中间连接，负责存储器测试程序和工作站、测试板卡之间的数据传输。
2、存储器测试流程存储器测试流程包括以下几个步骤：（1）准备测试：将需要测试的存储器芯片连接至测试平台上，根据程序要求设置测试参数。
DRAM的测试方法、装置、可读取存储介质和电子设备与流程
DRAM的测试方法、装置、可读取存储介质与电子设备与流程概述DRAM全称为动态随机访问存储器（Dynamic Random Access Memory），是计算机领域中最常用的存储器之一。
在使用DRAM 时，需要对其进行测试以确保其稳定可靠。
本文将详细介绍 DRAM 的测试方法、装置以及可读取存储介质与电子设备与流程等内容。
DRAM的测试方法DRAM 的测试方法可分为漏失测试和功能测试两类。
漏失测试漏失测试是指测试 DRAM 的存储单元是否可以正确地存储和读取数据，主要是测试 DRAM 存储单元的“0”和“1”是否能够在规定时间内正常切换。
漏失测试通常采用以下两种方法：1. 光刻线方法光刻线方法是一种基于测试芯片的逆向工程技术。
其基本原理是利用微影技术在测试芯片上制作一些特定形状的导线，从而实现 DRAM 存储单元的漏失测试。
2. 固件探针方法固件探针方法是一种利用固件探针实现 DRAM 存储单元漏失测试的方法。
其基本原理是在 DRAM 存储单元上插入一个固件探针，通过探针读取 DRAM 存储单元中的电压信号，再根据信号判断存储单元是否可以正常存储和读取数据。
功能测试功能测试是指测试 DRAM 存储单元是否可以正确地执行其功能。
DRAM 功能测试通常需要测试以下方面：1. 先进先出（FIFO）FIFO 是一种先进先出的缓存。
测试FIFO的目的是检测它的缓冲处理特性是否符合规定要求。
2. 随即访问随机访问是指 DRAM 能够随时存储和读取数据。
测试 DRAM 的随机访问功能是为了检测其对读写访问数据的效率是否符合要求。
3. 列选列选是指 DRAM 能够按照列地址读写数据。
列选测试是为了检测 DRAM 的列地址识别是否正确。
4. 行选行选是指 DRAM 能够按照行地址读写数据。
行选测试是为了检测 DRAM 的行地址识别是否正确。
DRAM的测试装置DRAM 测试通常需要配备特定的测试装置。
常用的 DRAM 测试装置主要包括测试板、探针、测试设备等。
sram测试结构及其形成方法、测试电路及其测试方法
sram测试结构及其形成方法、测试电路及其测试方法SRAM（Static Random-Access Memory）是一种静态随机存取存储器，其内部的数据可以在不刷新条件下永久保持。
下面是SRAM的测试结构及其形成方法、测试电路及其测试方法的介绍：1. 测试结构及其形成方法：SRAM的测试结构主要包括测试存储器阵列、输入/输出电路和控制电路。
形成方法：- 测试存储器阵列：测试存储器阵列是SRAM中用于存储数据的部分，通常由一组存储单元（存储位）组成，可以通过各种方式排列连接，形成不同的存储容量和存储结构（如矩阵结构、环形结构等）。
- 输入/输出电路：输入/输出电路用于数据的输入和输出，通常包括输入缓冲器和输出缓冲器等。
- 控制电路：控制电路用于控制SRAM的读写操作，包括读/写控制、地址选择、使能信号等。
2. 测试电路及其测试方法：SRAM的测试电路主要用于对其存储单元进行读写操作和数据检测。
测试方法一般包括以下几个步骤：- 写入测试模式：将测试数据写入SRAM中，以验证存储单元的写入功能。
测试数据可以是预先定义好的特定模式，如全0、全1、交替位等。
- 读取测试模式：将测试模式从SRAM中读取出来，并与预期数据进行比较，以验证存储单元的读取功能。
比较通常使用比较器电路来实现，检测读取数据和预期数据之间的差异。
- 整体测试：对整个SRAM进行完整的功能测试，包括读写操作的正常工作、速度性能、功耗等。
可以使用测试模式和特定的测试工具（如逻辑分析仪、测试控制器等）来完成。
需要注意的是，SRAM的测试需要考虑到存储单元的容量、读写速度、功耗等方面的要求，以确保SRAM在实际应用中的正常工作和可靠性。
计组存储器实验实验报告(3篇)
第1篇一、实验目的1. 理解存储器的基本组成和工作原理；2. 掌握存储器的读写操作过程；3. 熟悉存储器芯片的引脚功能及连接方式；4. 了解存储器与CPU的交互过程。
二、实验环境1. 实验设备：TD-CMA计算机组成原理实验箱、计算机；2. 实验软件：无。
三、实验原理1. 存储器由地址线、数据线、控制线、存储单元等组成；2. 地址线用于指定存储单元的位置，数据线用于传输数据，控制线用于控制读写操作；3. 存储器芯片的引脚功能：地址线、数据线、片选线、读线、写线等；4. 存储器与CPU的交互过程：CPU通过地址线访问存储器，通过控制线控制读写操作，通过数据线进行数据传输。
四、实验内容1. 连线：按照实验原理图连接实验箱中的存储器芯片、地址线、数据线、控制线等；2. 写入操作：将数据从输入单元IN输入到地址寄存器AR中，然后通过控制线将数据写入存储器的指定单元；3. 读取操作：通过地址线指定存储单元，通过控制线读取数据，然后通过数据线将数据输出到输出单元OUT；4. 实验步骤：a. 连接实验一（输入、输出实验）的全部连线；b. 按实验逻辑原理图连接两根信号低电平有效信号线；c. 连接A7-A0 8根地址线；d. 连接13-AR正脉冲有效信号线；e. 在输入数据开关上拨一个地址数据（如00000001，即16进制数01H），拨下开关，把地址数据送总线；f. 拨动一下B-AR开关，实现0-1-0”，产生一个正脉冲，把地址数据送地址寄存器AR保存；g. 在输入数据开关上拨一个实验数据（如10000000，即16进制数80H），拨下控制开关，把实验数据送到总线；h. 拨动控制开关，即实现1-0-1”，产生一个负脉冲，把实验数据存入存储器的01H号单元；i. 按表2-11所示的地址数据和实验数据，重复上述步骤。
五、实验结果与分析1. 通过实验，成功实现了存储器的读写操作；2. 观察到地址线、数据线、控制线在读写操作中的协同作用；3. 理解了存储器芯片的引脚功能及连接方式；4. 掌握了存储器与CPU的交互过程。
Memory及其controller芯片整体测试方案（上篇）
Memory及其controller芯⽚整体测试⽅案（上篇）如果你最近想买⼿机，没准⼉你⼀看价格会被吓到⼿机什么时候偷偷涨价啦！其实对于⼿机涨价，⼿机制造商也是有苦难⾔，其中⼀个显著的原因是存储器芯⽚价格的上涨↗↗↗>>> 存储器memory的江湖地位存储器memory，是电⼦设备的基础核⼼部件之⼀，全球memory市场规模约700亿美元，在全球3352亿美元的集成电路产业中，占据23%的份额。
随着今年存储器价格的飙涨，各⼤memory⼚商赚得盆满钵满，甚⾄把memory称为印钞机也丝毫不为过。
与此同时，存储器在真⾦⽩银的交换中，也充分证明了⾃⼰在电⼦信息产业江湖中的地位。
>>> 存储器的分类存储介质的形式有很多种，从穿孔纸卡、磁⿎、磁芯、磁带、磁盘，到半导体DRAM内存，以及SD卡，固态硬盘、SSD、闪存等各种存储介质。
存储器⼤致可以分为掉电易失性（Volatile Memory）和⾮掉电易失性（Non-volatile memory）。
⽬前全球存储器市场最⼤的集中在DRAM、NAND Flash、NORFlash三⼤类这三类存储器，主要⽤在哪⾥呢？以⼿机举例—— DRAM 4GB就是内存部分，DRAM，⽤来存放当前正在执⾏的数据和程序, 例如屏幕前的你正在刷的微信； NAND FLASH 64GB就是闪存部分，NAND FLASH，⽤来存放长期信息，例如各位宝宝的美颜美照，你的聊天记录，还有其他……当然了，也正是因为我们存的东西越来越多，⼆维空间已经⽆法存放这么多的信息，⽣⽣逼着NAND⾛向了三维空间，也就是3D NAND。
▲ 3D NAND的构造就像⼀个摩天⼤楼此外，⼀些新型的存储器也在研究的过程中，例如磁阻式RAM (MRAM--ST-MRAM、STT-MRAM)、电阻式RAM（ReRAM），PRAM、FeRAM等。
了解了Memory的庞⼤家族，和主要成员之后，我们回到⽼本⾏，来研究⼀下memory的测试⽅法。
mbist测试方法
mbist测试方法MBIST测试方法简介MBIST（Memory Built-In Self Test）是一种用于测试集成电路中存储器（Memory）的方法。
在集成电路中，存储器是一个重要的组成部分，负责存储和读取数据。
因此，对存储器进行可靠的测试是确保整个集成电路质量的关键步骤之一。
MBIST测试方法是通过在集成电路中嵌入特定的测试电路来实现的。
这些测试电路可以自动地对存储器进行测试，检测和修复其中的故障。
MBIST测试方法有助于提高集成电路的品质和可靠性，减少故障率和成本。
MBIST测试方法的基本原理是利用测试电路生成一系列的测试模式，将这些测试模式写入到存储器中，并读取存储器的输出数据进行比较。
通过分析比较结果，可以检测存储器中的故障，并根据需要进行修复。
MBIST测试方法的优势在于它可以在制造过程中和设备运行时进行测试。
在制造过程中，MBIST测试方法可以用于检测存储器的制造缺陷，例如漏电、短路等。
而在设备运行时，MBIST测试方法可以用于检测存储器的老化和故障，及时修复或替换损坏的存储器。
MBIST测试方法的实施过程包括以下几个步骤：1. 设计测试电路：根据存储器的特性和需求，设计适合的测试电路。
测试电路应能生成多种测试模式，并能检测和修复存储器中的故障。
2. 集成测试电路：将设计好的测试电路集成到集成电路中。
这个过程需要进行电路布线和物理设计，确保测试电路能够正确地与存储器进行连接。
3. 生成测试模式：根据测试电路的设计，生成一系列的测试模式。
这些测试模式可以覆盖存储器的所有操作模式和边界条件，以确保测试的全面性和准确性。
4. 写入测试模式：将生成的测试模式写入到存储器中。
写入测试模式时，需要确保测试模式能够正确地加载到存储器的各个地址位置。
5. 读取比较数据：读取存储器的输出数据，并与预期的结果进行比较。
比较结果可以用于检测存储器中的故障，并确定是否需要修复。
6. 修复存储器：根据比较结果，确定存储器中的故障类型和位置。
三种不同方法表征存储器特性
三种不同方法表征存储器特性由于超快的CPU内核与相对慢的存储器之间的速度差距在日渐增大，存储器系统可能成为当前制约系统性能的主要瓶颈。
此外，低功耗是另一个重要的设计考虑，尤其在电池供电设备与日俱增的情况下更是如此。
低功耗意味着更长的电池续航时间和设备使用时间。
在常见的应用场合，存储器功耗通常占了应用处理器功耗相当大的一部分，而且，随着存储器设计日益复杂、容量增大、分层增多，存储器功耗往往会迅速增加。
因此，降低存储器功耗非常有利于延长电池续航时间。
为了更好地了解各种应用的固有行为，有必要探究存储器的特性、建立存储器模型，以判断应用是否涉及频繁的存储器存取操作，甚至帮助预测应用的性能。
本文提供了一种简单、经济的方法，能以可接受的精确度动态地表征应用的计算及存储器的构成。
描述存储器特性的方法如果不涉及存储器操作，那么CPU利用率应该随着CPU内核的频率呈线性关系，而应用成本（定义为CPU利用率和CPU频率的乘积）应该保持恒定。
但在考虑存储器存取以后，CPU利用率就不再随内核频率呈线性关系了。
在频率较高时，存储器对性能的影响往往更大，因为CPU要用更多的CPU周期等待存储器的响应（这里我们假定，存储器频率不随CPU频率而变）。
从这种意义上，应用可以分为两种类型：计算限定型和存储器限定型。
接下来，我们来讲述如何用三种不同的方法表征存储器特性，并帮助确定应用的CPU利用率。
在此，硬件性能信息是通过查看性能监视单元（Performance Monitoring Unit，简称PMU）来收集的。
因此，Marvell的方法仅适用于有PMU硬件支持的系统。
1. 整体数据缓存失效率：直觉上，较高的数据缓存失效率意味着更大的存储器流量。
为了获得数据缓存失效率的数值，我们需要监视一级数据缓存和二级数据缓存（如果有的话）的存取操作和失效总数。
2. 主存储器访问率：外部存储器控制器的占用率直接表明了存储器的利用率。
为了得到主存储器访问率数值，必须收集两种PMU信息：存储器控制器被占用的周期总数；监视。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本技术公开了一种存储器测试方法，包括以下步骤：激活操作系统，令系统进入存储器测试的保护模式；在存储器中创建一地址转换页表；判断待测存储器的物理地址空间是否超过4GB；若是，激活地址转换页表，将系统给定的32位线性地址转换为与存储器的实际物理地址相对应，并在系统中央处理器的控制下，依照地址转换页表查询和访问存储器的实际物理地址，且执行存储器检测算法进行存储器测试；若不是，则在系统中央处理器的控制下，直接访问与系统的32位线性地址相对应的存储器的实际物理地址，并执行存储器检测算法进行存储器测试。
采用本技术可以访问和测试4GB以上存储器地址空间的问题及缺陷，从而在提高了存储器测试范围的同时节约了测试成本。
技术要求1、一种存储器测试方法，应用于使用英特尔中央处理器的计算机服务器系统或个人微电脑系统中的存储器检测过程，其特征在于，该方法包括以下步骤：激活操作系统，并令系统进入存储器测试的保护模式；在存储器中创建一地址转换页表结构，用以在后续步骤中将系统给定的32位线性地址转换成具有4GB以上物理地址空间的存储器的物理地址；判断所测试的存储器的物理地址空间是否超过4GB；如超过4GB，则激活所述地址转换页表结构，将系统给定的32位线性地址转换为与所述存储器的实际物理地址相对应，并在系统中央处理器的控制下，依据该地址转换页表查询和访问所述存储器的实际物理地址，且执行存储器检测算法对该存储器进行测试，并且在完成对所述存储器的实际物理地址的访问及存储器测试后，关闭该地址转换页表结构；以及如未超过4GB，则不激活所述地址转换页表结构，而在所述系统中央处理器的控制下，直接访问与系统给定的32位线性地址相对应的所述存储器的实际物理地址，并执行存储器检测算法对该存储器进行测试。
2、根据权利要求1所述的方法，其特征在于，所述地址转换页表结构是基于Intel公司提供的物理地址扩展/页扩展技术而构建的。
3、根据权利要求2所述的方法，其特征在于，进一步包括如下步骤：在存储器的控制缓存器CR3中装载一具有两级页表结构的页映像表；在存储器的控制缓存器CR4中设定所述线性地址第5位支持所述物理地址扩展功能，并设定该线性地址第4位的偏移大小；以及在存储器的控制缓存器CRO中设定所述线性地址第31位以使所述系统中央处理器具有支持查表架构的功能。
4、根据权利要求3所述的方法，其特征在于，所述页映像表的第一级为页目录索引表，由所述线性地址第30位和第31位组成，可建立00、01、10、11共4个表项。
5、根据权利要求3所述的方法，其特征在于，所述页映像表的第二级为包含有对应物理地址空间页页码的页表，由所述线性地址第21位至第29位组成，共可建立512个表项。
6、根据权利要求3所述的方法，其特征在于，所述线性地址第4位的偏移大小为4M或2M。
7、根据权利要求1所述的方法，其特征在于，所述操作系统为DOS操作系统。
8、根据权利要求1所述的方法，其特征在于，所述存储器检测算法是通过向存储器中所有物理地址空间内写入特定的数值，然后再读出该数值与原数值进行对比从而实现存储器测试的各种存储器检测算法。
说明书存储器测试方法技术领域本技术涉及一种存储器测试方法，尤其涉及一种能够访问和测试计算机服务器系统或个人微电脑系统中4GB以上物理地址空间的存储器的存储器测试方法。
背景技术随着计算机科技的快速发展，计算机服务器系统及个人微电脑系统的操作速度得到快速提升，为了满足程序对存储器容量需求的不断扩大，在计算机服务器系统及个人微电脑系统中所使用的物理存储器的实际存储空间也相应地随之增大，而存储器在前述的计算机服务器及微电脑结构中占有极重要的地位，只要有些微的错误发生在存储器之中，便极可能因数据产生错误或遗漏，而造成使用者极大的困扰，因此，定时对存储器进行访问并执行测试则显得尤为重要。
一般来说，在计算机服务器及微电脑结构中都利用一可执行存储器检测算法的存储器测试软件(英文全称：Memory Testing Tool)来进行存储器的测试，其是利用计算机中央处理单元来执行存储器测试软件，使得中央处理单元可访问存储器中所有地址空间并执行存储器检测算法对存储器的所有地址空间进行数据读写或数据存取，从而达到对存储器进行测试的目的。
目前，在32位的计算机服务器及一些高阶的个人微电脑中所使用的存储器的物理地址空间已经超过4GB(可达8GB甚至更高)，然而，在一般现有的计算机服务器及个人微电脑架构之下，存储器测试软件仅能在DOS操作系统下的大真实模式(英文全称：Big Real Mode)中来进行存储器的测试，众所周知，由于地址位数的限定，在具有32位地址线的计算机服务器及个人微电脑的大真实模式下，其系统中央处理单元执行存储器测试软件时仅能够寻址至 4GB的地址空间，也就是说，4GB以上的地址空间对于32位机器来说，理论上已经无法进行访问和执行数据的读写或数据的存取，也就无法进行存储器的测试(因为从理论上讲，32位机器所具有的32条地址线，在全都发挥作用的情况下，所能寻址的物理地址空间最高可达4GB，对于4GB以上的存储器物理地址空间来说，该Intel 32位架构下的32位缓存器已经不可能访问得到)，因此，在DOS操作系统下，对于32位计算机及微电脑系统中4GB以上的存储器空间进行访问和测试，仍是业内无法实现的一大难题。
技术内容本技术所要解决的技术问题在于提供一种可面向大容量存储器(存储器的物理地址空间大于4GB)进行检测的存储器测试方法，该方法在操作系统的保护模式下，利用Intel公司提供的物理地址扩展(PAE)/页扩展(PSE)技术构建一地址转换页表结构，并可在待测试的存储器的物理地址空间超过4GB 时，激活该地址转换页表及进行相关的缓存器的设定，将系统给定的32位线性地址转换成具有4GB以上物理地址空间的存储器的物理地址，从而实现对使用英特尔中央处理器的32位计算机服务器系统或个人微电脑系统中4GB以上的存储器地址空间进行访问及测试。
本技术所提供的一种存储器测试方法包括以下步骤：激活操作系统(优选为DOS操作系统)，并令系统进入存储器测试的保护模式；基于Intel公司提供的物理地址扩展(英文全称：Physical Address Extension，简称：PAE) /页扩展(英文全称：Page Size Extension，简称：PSE)技术，在存储器中创建一地址转换页表结构，用以在后续步骤中将系统给定的32位线性地址转换成具有4GB以上物理地址空间的存储器的物理地址；判断所测试的存储器的物理地址空间是否超过4GB；如超过4GB，则激活地址转换页表结构，将系统给定的32位线性地址转换为与存储器的实际物理地址相对应，并在系统中央处理器的控制下，依据该地址转换页表查询和访问存储器的实际物理地址，且执行存储器检测算法对存储器进行测试，并且在完成对存储器的实际物理地址的访问及存储器测试后，关闭地址转换页表结构；以及如未超过4GB，则不激活地址转换页表结构，而在系统中央处理器的控制下，直接访问与系统给定的 32位线性地址相对应的存储器的实际物理地址，并执行存储器检测算法对存储器进行测试。
另外，本技术的一种存储器测试方法还进一步包括如下步骤：在存储器的控制缓存器CR3中装载一具有两级页表结构的页映像表；在存储器的控制缓存器CR4中设定线性地址第5位支持物理地址扩展(PAE)功能，并设定线性地址第4位的偏移大小；以及，在存储器的控制缓存器CRO中设定线性地址第 31位以使系统中央处理器具有支持查表架构的功能。
综上所述，本技术的效果在于：本技术的一种存储器测试方法，其利用 Intel公司提供的物理地址扩展(PAE)/页扩展(PSE)技术构建一地址转换页表结构，并在待测试的存储器的物理地址空间超过4GB时，激活该地址转换页表及进行相关的缓存器的设定，将系统给定的32位线性地址转换成具有4GB 以上物理地址空间的存储器的物理地址，并对该4GB 以上的存储器地址空间进行访问及测试，从而解决了现有技术(特别是在DOS操作模式下)只能针对 4GB以下的存储器空间进行测试而无法访问和测试4GB以上存储器地址空间的问题及缺陷，此外本技术的存储器测试方法，其可完全通过软件编程和相关程序设定而实现其技术效果，而无需添置新的硬件模块或进行系统硬件上的改变，从而在提高了存储器测试范围的同时节约了测试成本。
以下结合附图和具体实施例对本技术进行详细描述，但不作为对本技术的限定。
附图说明图1为本技术的一种存储器测试方法的整体步骤流程图；以及图2为与本技术的存储器测试方法相对应的存储器地址的简图。
其中，附图标记：步骤101激活操作系统，并令系统进入存储器测试的保护模式步骤102在存储器中创建一地址转换页表结构步骤1021在存储器的控制缓存器CR3中装载一具有两级页表结构的页映像表步骤1022在存储器的控制缓存器CR4中设定系统线性地址第5位支持物理地址扩展(PAE)功能，并设定线性地址第4位的偏移大小步骤1023在存储器的控制缓存器CRO中设定系统线性地址第31位以使系统中央处理器具有支持查表架构的功能步骤103判断待测存储器的物理地址空间是否超过4GB步骤104激活地址转换页表结构，依据地址转换页表查询和访问存储器的实际物理地址，并执行存储器检测算法对存储器进行测试步骤105关闭地址转换页表结构步骤106不激活地址转换页表结构，直接访问与系统32位线性地址相对应的存储器的实际物理地址，并执行存储器检测算法对存储器进行测试。
具体实施方式以下，将结合附图对本技术的优选实施方式作详细说明。
如图1所示，该图为本技术的一种存储器测试方法的整体步骤流程图。
如图所示，本技术的一种存储器测试方法，应用于使用英特尔中央处理器的计算机服务器系统或个人微电脑系统中的存储器检测过程中，该方法包括以下步骤：激活操作系统，并令系统进入存储器测试的保护模式(步骤101)，该步骤中的操作系统优选为DOS操作系统。
在存储器中创建一地址转换页表结构(步骤102)，用以在后续步骤中将系统给定的32位线性地址转换成具有4GB以上物理地址空间的存储器的物理地址，该步骤102中的地址转换页表结构是基于Intel公司提供的物理地址扩展(英文全称：Physical Address Extension，简称：PAE，其特点是可将系统原有的物理地址线加以扩展)/页扩展(英文全称：Page Size Extension，简称：PSE，其特点是可对建立存储器地址表的格式起作用)技术而构建的。
本技术的存储器测试方法，其运用上述物理地址扩展(PAE)/页扩展(PSE) 技术构建地址转换页表结构的具体步骤还进一步包括：在存储器的控制缓存器CR3中装载一具有两级页表结构的页映像表(步骤 1021)，其中，该页映像表的第一级为页目录索引表，由系统线性地址第30 位和第31位组成，可建立00、01、10、11共4个表项，该页映像表的第二级为包含有对应物理地址空间页页码的页表，由系统线性地址第21位至第29 位组成，共可建立512个表项，因此，该两级页表结构的页映像表一共可建立 4×512＝2048张页表；在存储器的控制缓存器CR4中设定系统线性地址第5位支持物理地址扩展 (PAE)功能，并设定该线性地址第4位的偏移大小(步骤1022)，其中线性地址第4位的偏移大小被设定为：Set it是4M，Clear it是2M，需要说明的是此处控制缓存器CR4的实际状态是：如果先Clear控制缓存器CR4的第5 位，再做Set使其第4位大小为4M；否则，在不先清除控制缓存器CR4第5 位的情况下，Set该控制缓存器CR4的第5位，无论第4位是0或1，都表示其大小是2M；以及在存储器的控制缓存器CRO中设定系统线性地址第31位以使系统中央处理器具有支持查表架构的功能(步骤1023)，从而令系统中央处理器可以在后续步骤中访问到4GB以上的存储器空间，当然，如果将控制缓存器CRO的 32位Clear(清除)，则系统中央处理器便可以访问4GB以下的存储器空间。