近代电子学实验报告

实验课程名称近代电子学实验

实验项目名称数字时钟

年级 09级

专业物理学

学生姓名

学号

理学院

实验时间：2011 年12 月10 日

学生实验室守则

一、按教学安排准时到实验室上实验课，不得迟到、早退和旷课。

二、进入实验室必须遵守实验室的各项规章制度，保持室内安静、整洁，不准在室内打闹、喧哗、吸烟、吃食物、随地吐痰、乱扔杂物，不准做与实验内容无关的事，非实验用品一律不准带进实验室。

三、实验前必须做好预习（或按要求写好预习报告），未做预习者不准参加实验。

四、实验必须服从教师的安排和指导，认真按规程操作，未经教师允许不得擅自动用仪器设备，特别是与本实验无关的仪器设备和设施，如擅自动用或违反操作规程造成损坏，应按规定赔偿，严重者给予纪律处分。

五、实验中要节约水、电、气及其它消耗材料。

六、细心观察、如实记录实验现象和结果，不得抄袭或随意更改原始记录和数据，不得擅离操作岗位和干扰他人实验。

七、使用易燃、易爆、腐蚀性、有毒有害物品或接触带电设备进行实验，应特别注意规范操作，注意防护；若发生意外，要保持冷静，并及时向指导教师和管理人员报告，不得自行处理。仪器设备发生故障和损坏，应立即停止实验，并主动向指导教师报告，不得自行拆卸查看和拼装。

八、实验完毕，应清理好实验仪器设备并放回原位，清扫好实验现场，经指导教师检查认可并将实验记录交指导教师检查签字后方可离去。

九、无故不参加实验者，应写出检查，提出申请并缴纳相应的实验费及材料消耗费，经批准后，方可补做。

十、自选实验，应事先预约，拟订出实验方案，经实验室主任同意后，在指导教师或实验技术人员的指导下进行。

十一、实验室内一切物品未经允许严禁带出室外，确需带出，必须经过批准并办理手续。

一、设计目的

1、掌握数字电路中计数、分频、译码、显示及时钟脉冲振荡器等组合逻辑电路与时序逻辑电路的综合应用。

2、掌握多功能数字钟电路设计方法、装调技术及数字钟的扩展应用。

二、设计内容及要求

1、基本要求：

①准确计时，以数字形式显示时、分、秒的时间；

②小时以24 进制，分和秒为60 进制；

③具有校时电路。

2、扩展功能：

①定时控制；

②整点报时；

③仿电台整点报时；

④报整点时数。

3、设计数字钟的整机电路并画出电路图。

4、组装、调试单元电路及整机电路。

三、数字钟电路基本原理

本次设计以数字电子为主，实现对时、分、秒数字显示的计时装置,周期为24 小时，显示满刻度为23 时59 分59 秒，并具有校时功能的数字电子钟。电路主要采用中规模CMOS 集成电路.本系统的设计电路由脉冲逻辑

电路模块、时钟脉冲模块、时钟译码显示电路模块、校时模块等几部分组成。采用电池作电源，采用低功耗的CMOS 芯片及液晶显示器，发生器使用晶体振荡、计数振荡器CD4060及74LS74，将标准秒信号送入“秒计数器”；分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器；校时电路是由与非门构成的双稳态触发器，用来对“时”、“分”、“秒”显示数字进行调整的；译码显示电路选用BCD-7 段锁存译码／驱动器74LS47 构成，再经过六位LED 七段显示器显示出来。

1、数字钟电路系统的基本原理

数字钟电路系统由主体电路和扩展电路两大部分组成，其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。

其系统组成原理框图如下图所示：

数字电子钟原理

本电路主要由振荡器和分频器产生1Hz（即1 秒）的秒脉冲，用秒脉冲驱动“秒”计数器，因每分钟有60 秒，所以“秒”计数器应为60 进制计数器。计数输出经译码、显示时钟苗；利用“秒”计数器的复位脉冲作为“分”计数器的计数脉冲，每小时有60 分，所以“分”计数器也应是60 进制计数器，计数器的输出经译码、显示时钟分；利用“分”计数器的复位脉冲作为“时”计数器的计数脉冲，因每天有24 小时，所以“时”计数器应为24 进制计数器，其输出经译码、显示时钟时。60 进制计数器“秒”和“分”的计数器都是60 进制计数器，由一级十进制计数器和一级六进制计数器级联而成。十进制计数器的复位方法大家比较熟悉，六进制计数器

的复位方法是：当CP 输入端输入第六个脉冲时，它的四个触发器输出的状态为“0110”，这时QbQC 均为高电平“1”。将它们相“与”（用两级“与非”门，保证复位信号为高电平）后，送到计数器的清除端Cr，使计数器复“0”，从而实现60 进制计数。

24 进制计数器

由两级十进制计数器联与及两级反相器组成。原理为：当“时”计数器个位输入端CP 脉冲到来第十个触发脉冲时，“时”的个位计数器复“0”，并向“时”的十位进位，在第24 个触发脉冲到来时，“时”的个位计数器的四级触发器状态为“0100”，而“时”的十位计数器的状态为“0010”，这时“时”的个位计数器的Qc 和“时”的十位计数器的Qb 输出为“1”，把它们相“与”经两级反相器反相后，送到“时”计数器的清除端Cr，使计数器复“0”。使计数器复“0”。从而实现了24 进制计数。

2、各单元电路的基本原理

①、振荡器

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高，但耗电量增大。本振荡器采用CD4060，CD4060 内部有一个振荡器和214 的分频器，晶体振荡器采用32768Hz，经分频后从CD4060 的③脚输出频率为2Hz 的信号，再经74LS74组成的2 分频

器，输出1Hz 的时钟秒脉冲。

②、分频器：分频器的主要功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号，如仿电台报时电路用的1000Hz 的高音频信号和500Hz 的低频音频信号等。选用中规模集成电路计数器74LS90 可完成上述功能。

③、时分秒计数器：选择74LS90 计数器。

④、译码显示电路：选择共阳译码器74LS47（或共阴译码器74LS48）。

⑤、校时电路：当数字钟接通电源或者计时出现误差时，均需要校正时间，校时电路是数字钟的基本功能。对校时电路的基本要求是，在进行小时校正时不影响分和秒的正常计数，同理，进行分校正时不影响秒的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是同过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲进行计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。

电路图如下：