第2章 微处理器与总线
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第二章微型计算机基础知识
第二章 微型计算机基础知识
教学目标：
1.了解基本的逻辑电路和逻辑代数。 2. 掌握微机中基本部件的符号及性能。 3.掌握总线的基本概念、作用及使用。 4.掌握控制字的概念及用法。 5. 掌握依照控制字读写存储器的过程。 6.掌握微机系统的组成与分类 7.掌握微机的外部结构和基本工作原理
教学重点： 1. 掌握微机中基本部件的符号及性能。 2.掌握总线的基本概念、作用及使用。 3.掌握控制字的概念及用法。 4. 掌握依照控制字读写存储器的过程。 5.掌握微机的外部结构和基本工作原理 教学难点： 1.总线的基本概念、作用及使用 2.掌握控制字的概念及用法。 3.掌握依照控制字读写存储器的过程。
1.功能强 2.可靠性强 3.价格低 4.适应性强
5.周期短、见效快
6.体积小、重量轻、耗电省
7.维护方便
四、微型计算机的性能指标 衡量一台微机性能的优劣，主要由它的 系统结构、硬件组成、系统总线、外部设 备以及软件配置等因素来决定。具体体现 在以下几个主要技术指标上。 1.字长 微机的字长是指微处理器内部一次可以 并行处理二进制代码的位数。它与微处理 器内部寄存器以及CPU内部数据总线宽度 一致，字长越长，所表示的数据精度就越 高。
（2）第二个控制字是： CpEpLmEr =0001 即Er=1，令ROM放出数据。 也就是说，当Er为高电平，R0中的8位 数据就被送到W总线上去。这样的动作 不需等待 时钟脉冲的同步讯号。 （3）第三个控制字是： CpEpLmEr=1000 即Cp=1，这是命令PC加1,所以PC=0001 这是在取数周期完了时，要求PC进一步 ，以便为下一条指令准备条件。
六、存储器的符号
1.只读存储器(ROM) 只存储固定程序的存储器,一旦写入 后,一般不能改变。即不能再写入新的 字节，而只能从中“读”出其所存储的内 容。 (1)通用的写法是m×nROM
教学目标：
1.了解基本的逻辑电路和逻辑代数。 2. 掌握微机中基本部件的符号及性能。 3.掌握总线的基本概念、作用及使用。 4.掌握控制字的概念及用法。 5. 掌握依照控制字读写存储器的过程。 6.掌握微机系统的组成与分类 7.掌握微机的外部结构和基本工作原理
教学重点： 1. 掌握微机中基本部件的符号及性能。 2.掌握总线的基本概念、作用及使用。 3.掌握控制字的概念及用法。 4. 掌握依照控制字读写存储器的过程。 5.掌握微机的外部结构和基本工作原理 教学难点： 1.总线的基本概念、作用及使用 2.掌握控制字的概念及用法。 3.掌握依照控制字读写存储器的过程。
1.功能强 2.可靠性强 3.价格低 4.适应性强
5.周期短、见效快
6.体积小、重量轻、耗电省
7.维护方便
四、微型计算机的性能指标 衡量一台微机性能的优劣，主要由它的 系统结构、硬件组成、系统总线、外部设 备以及软件配置等因素来决定。具体体现 在以下几个主要技术指标上。 1.字长 微机的字长是指微处理器内部一次可以 并行处理二进制代码的位数。它与微处理 器内部寄存器以及CPU内部数据总线宽度 一致，字长越长，所表示的数据精度就越 高。
（2）第二个控制字是： CpEpLmEr =0001 即Er=1，令ROM放出数据。 也就是说，当Er为高电平，R0中的8位 数据就被送到W总线上去。这样的动作 不需等待 时钟脉冲的同步讯号。 （3）第三个控制字是： CpEpLmEr=1000 即Cp=1，这是命令PC加1,所以PC=0001 这是在取数周期完了时，要求PC进一步 ，以便为下一条指令准备条件。
六、存储器的符号
1.只读存储器(ROM) 只存储固定程序的存储器,一旦写入 后,一般不能改变。即不能再写入新的 字节，而只能从中“读”出其所存储的内 容。 (1)通用的写法是m×nROM
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
微处理器CPUCPU的内部和外部结构微处理器级总线
Base Register 计数器Count Register
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
微机原理第02章1
第2章： 溢出和进位的对比
例1：3AH＋7CH＝B6H
无符号数运算： 58＋124＝182 范围内，无进位 有符号数运算： 58＋124＝182 范围外，有溢出
例2：AAH＋7CH＝（1）26H
无符号数运算： 170＋124＝294 范围外，有进位 有符号数运算： －86＋124＝28 范围内，无溢出
常用来存放双字长数据的高16位，或存放外设端口地址
第2章：（2）变址寄存器
16位变址寄存器SI和DI 常用于存储器变址寻址方式时提供地址
SI是源地址寄存器（Source Index） DI是目的地址寄存器（Destination Index）
在串操作类指令中， SI 、 DI 还有较特殊的 用法 现在不必完全理解，以后会详细展开
第2章：溢出和进位的应用场合
处理器对两个操作数进行运算时，按照无 符号数求得结果，并相应设置进位标志 CF； 同时，根据是否超出有符号数的范围设置 溢出标志OF 应该利用哪个标志，则由程序员来决定。 也就是说，如果将参加运算的操作数认为 是无符号数，就应该关心进位；认为是有 符号数，则要注意是否溢出
第2章：符号标志SF（Sign Flag）
运算结果最高位为1，则SF＝1； 否则SF＝0
有符号数据用最高有效位表示数据的符号 所以，最高有效位就是符号标志的状态
3AH＋7CH＝B6H，最高位D7＝1：SF＝1
84H＋7CH＝（1）00H，最高位D7＝0：SF＝0
第2章：奇偶标志PF（Parity Flag）
第2章：辅助进位标志AF（Auxiliary Carry Flag）
运算时D3位（低半字节）有进位或
借位时，AF＝1；否则AF＝0
这个标志主要由处理器内部使用， 用于十进制算术运算调整指令中， 用户一般不必关心 3AH＋7CH＝B6H，D3有进位：AF＝1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
执行部件EU从指令队列取指 令，并执行。
36
四、存储器寻址
由于CPU内部的寄存器都是16位的，为了能够提 供20位的物理地址，系统中采用了存储器分段的方法。 物理地址=16×段基址+偏移地址 段基址来自于段寄存器（CS、DS、ES、SS），是 十六位地址。 偏移地址是某存储单元相对其所在段起始位置的偏 移字节数，或简称偏移量。它是一个16位的地址， 根据指令的不同，它可以来自于CPU中不同的16位 寄存器（IP、SP、BP、SI、DI、BX等）。
SI：源变址寄存器
DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或变址 寻址。特别是在串操作指令中，用SI存放 源操作数的偏移地址，而用DI存放目标操 作数的偏移地址。
28
段寄存器
用于存放相应逻辑段的段基地址
CS：代码段寄存器。代码段存放指令代码
DS：数据段寄存器
ES：附加段寄存器
39
8086：20条地址线，直接访问1MB的存储空间。
8086的存储器组织
00000H—FFFFFH
系统的整个存储空间可分为16个互不重叠的逻辑段。 存储器的每个段的容量为64KB，段与段之间可以部分重叠、完 全重叠、连续排列，非常灵活。
40
段的分配：
CS SS DS ES
0150H 1CD0H 4200H B000H
非屏蔽中断 可屏蔽中断
总线保持请求信号 总线保持相应信号 存储器/IO控制信号 M/IO=1,选中存储器 写信号 M/IO=0,选中IO接口 数据发送/接收信号 DT/R=1,发送 数据允许信号 DT/R=0,接收 地址允许信号 中断响应信号 准备好信号:表示内存 或I/O设备准备好， 测试信号:执行WAIT指令， 可以进行数据传输。 CPU处于空转等待; TEST有效时,结束等待状态。 复位信号
16位字利用了9位。 标志分两类：
状态标志（6位）:反映刚刚完成的操作结果情况。 控制标志（3位）:在某些指令操作中起控制作用。
35
20位地址加法器
16位的指令指针寄存器IP： 6字节的指令队列 四个段寄存器：CS、DS、SS、ES IP中的内容是下一条指令 指令队列共六字节，总线接 CS管理代码段;DS管理数据段 对现行代码段基地址的偏移量， 口部件BIU从内存取指令， SS管理堆栈段;ES管理附加段. 取来的总是放在指令队列中；
存储器
64K代码 64K堆栈 64K数据 64K附加
41
例：
已知 CS=1055H， DS=250AH
ES=2EF0H
SS=8FF0H 某操作数偏移地址=0204H，
画出各段在内存中的分布、段首地址及操作数 的物理地址。
42
例题解答
设操作数在数据段，则操 作数的物理地址为：
10550H CS 250A0H 2EF00H DS ES 8FF00H SS
8088CPU的两种工作模式
8088可工作于两种模式下 最小模式 最大模式 最小模式为单处理器模式，控制信号较少， 一般可不必接总线控制器。 最大模式为多处理器模式，控制信号较多， 须通过总线控制器与总线相连。
48
主要引线（最小模式下）
地址线和数据线：
AD7--AD0：低8位地址和数据信号分时复用。在传 送地址信号时为单向，传送数据信号时为双向。 A19--A16：高4位地址信号，分时复用。 A15--A8 ：输出8位地址信号。
32
控制位
跟踪标志TF: CPU按跟踪方式执行指令;当该位置1时，将
使8086/8088进入单步工作方式，通常用于程序的调试。
中断允许标志IF: IF=1,允许可屏蔽中断;否则就不能响应
可屏蔽中断。
方向标志DF:若该位置1，则串操作指令的地址修改为自动
减量方向，反之，为自动增量方向。
33
例1、将两数相加，即0100 1100加 0110 0101，
每个引脚只传送一种信息（RD等）；
引脚电平的高低不同的信号（IO/M等）；
CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）；
分时复用引脚（AD7——AD0 等） ；
引脚的输入和输出分别传送不同的信息（RQ/GT）
46
地址/状态线 最小最大模式控制 MN/MX=1,最小模式 MN/MX=0,最大模式 读信号 地址/数据线
第2章
微处理器与总线
1
主要内容：
微处理器的一般构成及工作原理； 8088微处理器的特点、引线及结构； 总线的一般概念； 80386微处理器的特点及结构； 4微处理器中的新技术。
*Pentium
*
2
重
点
8088CPU的编程结构，总线接口单元和执行单 元的动作管理 8088CPU的外部引线 8088CPU基本总线周期各个T状态的作用 存储器与I/O接口的读写时序
§2.2 8088微处理器
8
一、8088/8086CPU的特点
了解：
程序与指令
指令执行的一般过程
指令的串行执行与并行流水线执行 8088/8086CPU的主要特点
9
1. 程序和指令
程序：
具有一定功能的指令的有序集合
指令：
由人向计算机发出的、能够为计算机所识别的命令。
10
难
点
8088的寄存器结构以及时序
3
§2.1 微型机概述
4
了解：
微处理器的功能； 微处理器的基本组成。
5
微处理器的功能
是计算机系统的核心
根据指令实现各种相应的运算 实现数据的暂存 实现与存储器和接口的信息通信 …….
6
微处理器的一般构成
运算器
控制器
内部寄存器组
7
49
主要的控制和状态信号
WR： RD：
写信号； 读信号； 为“1”表示访问接口；
IO/M：为“0”表示访问内存，
DEN： 低电平有效时，允许进行读/写操作； RESET：复位信号； SS0： 系统状态输出。
50
IO/M 、 DT/R、
0 0 0 0 0 1
SS0
中断响应 读I/O口
43
250AH ×16+0204H = 252A4H
小结
机器码 助记符 注释
;取数据段地址为2000H单 元的数据送到累加器 MOV AL , [2000] A00020H
ADD AL , 02H
HLT
0402H
F4H
;AL与02H相加，结果送AL
;停机
44
二、8088CPU的引线及功能
引脚定义的方法可大致分为：
时，则该位置1，反之为0。
辅助进位标志AF:半进位标志位，做字节加法时，当
低四位有向高四位的进位，或在做减法时，低四位有向 高四位的借位时，该标志位就置1。通常用于对BCD算术 运算结果的调整。（例：1101 1000+1010 1110=1 1000 0110其中AF＝1，CF＝1）
零标志ZF: 结果为零,ZF=1;否则ZF=0; 符号标志SF: 与运算结果的最高位相同;
4个段寄存器
2个控制寄存器
深入理解：每个寄存器中数据的X，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
23
数据寄存器
8088含4个16位数据寄存器，它 们又可分为8个8位寄存器，即：
AX
BX
AH，AL BH，BL
CX
DX
CH，CL
存放操作数
SS：堆栈段寄存器：指示堆栈区域的位置
29
控制寄存器
IP：指令指针寄存器，其内容为下一条要执行 指令的偏移地址
FLAGS：标志寄存器，存放运算结果的特征
6个状态标志位（CF，SF，AF，PF，OF，ZF） 3个控制标志位（IF，TF，DF）
30
标志位
进位标志CF: 运算结果有进位,CF=1,否则CF=0; 奇偶校验标志PF:当运算结果的低8位中l的个数为偶数
0
0 1
1
1 0
0
1 0
写I/O口
暂存 取指令
1
1 1
0
1 1
1
0 1
读存储器
写存储器 无源状态
51
例：
当WR=1，RD=0，IO/M=0时， 表示CPU当前正在进行读存储器操作
25
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的 偏移地址；
BP：基址指针寄存器，常用于在访问内
存时存放内存单元的偏移地址。
26
BX与BP在应用上的区别
作为通用寄存器，二者均可用于存放数据；
作为基址寄存器，用BX表示所寻找的数据在 数据段；用BP则表示数据在堆栈段。
27
变址寄存器
31
溢出标志OF:如果所进行的运算是带符号数的运算，则溢 出标志恰好能够反映运算结果是否超出了8位或16位带符 号数所能表达的范围，即字节运算大于十127或小于－ 128时，字运算大于十32767或小于－32768时，该位 置1，反之为0 一般来讲，不是每次运算后所有的标志都改变，只是在某 些操作之后，才对其中某个标志进行检查。
2. 指令执行的一般过程
取指令 指令译码 读取操作数
执行指令
存放结果
11
3. 串行和并行方式的指令流水线
36
四、存储器寻址
由于CPU内部的寄存器都是16位的，为了能够提 供20位的物理地址，系统中采用了存储器分段的方法。 物理地址=16×段基址+偏移地址 段基址来自于段寄存器（CS、DS、ES、SS），是 十六位地址。 偏移地址是某存储单元相对其所在段起始位置的偏 移字节数，或简称偏移量。它是一个16位的地址， 根据指令的不同，它可以来自于CPU中不同的16位 寄存器（IP、SP、BP、SI、DI、BX等）。
SI：源变址寄存器
DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或变址 寻址。特别是在串操作指令中，用SI存放 源操作数的偏移地址，而用DI存放目标操 作数的偏移地址。
28
段寄存器
用于存放相应逻辑段的段基地址
CS：代码段寄存器。代码段存放指令代码
DS：数据段寄存器
ES：附加段寄存器
39
8086：20条地址线，直接访问1MB的存储空间。
8086的存储器组织
00000H—FFFFFH
系统的整个存储空间可分为16个互不重叠的逻辑段。 存储器的每个段的容量为64KB，段与段之间可以部分重叠、完 全重叠、连续排列，非常灵活。
40
段的分配：
CS SS DS ES
0150H 1CD0H 4200H B000H
非屏蔽中断 可屏蔽中断
总线保持请求信号 总线保持相应信号 存储器/IO控制信号 M/IO=1,选中存储器 写信号 M/IO=0,选中IO接口 数据发送/接收信号 DT/R=1,发送 数据允许信号 DT/R=0,接收 地址允许信号 中断响应信号 准备好信号:表示内存 或I/O设备准备好， 测试信号:执行WAIT指令， 可以进行数据传输。 CPU处于空转等待; TEST有效时,结束等待状态。 复位信号
16位字利用了9位。 标志分两类：
状态标志（6位）:反映刚刚完成的操作结果情况。 控制标志（3位）:在某些指令操作中起控制作用。
35
20位地址加法器
16位的指令指针寄存器IP： 6字节的指令队列 四个段寄存器：CS、DS、SS、ES IP中的内容是下一条指令 指令队列共六字节，总线接 CS管理代码段;DS管理数据段 对现行代码段基地址的偏移量， 口部件BIU从内存取指令， SS管理堆栈段;ES管理附加段. 取来的总是放在指令队列中；
存储器
64K代码 64K堆栈 64K数据 64K附加
41
例：
已知 CS=1055H， DS=250AH
ES=2EF0H
SS=8FF0H 某操作数偏移地址=0204H，
画出各段在内存中的分布、段首地址及操作数 的物理地址。
42
例题解答
设操作数在数据段，则操 作数的物理地址为：
10550H CS 250A0H 2EF00H DS ES 8FF00H SS
8088CPU的两种工作模式
8088可工作于两种模式下 最小模式 最大模式 最小模式为单处理器模式，控制信号较少， 一般可不必接总线控制器。 最大模式为多处理器模式，控制信号较多， 须通过总线控制器与总线相连。
48
主要引线（最小模式下）
地址线和数据线：
AD7--AD0：低8位地址和数据信号分时复用。在传 送地址信号时为单向，传送数据信号时为双向。 A19--A16：高4位地址信号，分时复用。 A15--A8 ：输出8位地址信号。
32
控制位
跟踪标志TF: CPU按跟踪方式执行指令;当该位置1时，将
使8086/8088进入单步工作方式，通常用于程序的调试。
中断允许标志IF: IF=1,允许可屏蔽中断;否则就不能响应
可屏蔽中断。
方向标志DF:若该位置1，则串操作指令的地址修改为自动
减量方向，反之，为自动增量方向。
33
例1、将两数相加，即0100 1100加 0110 0101，
每个引脚只传送一种信息（RD等）；
引脚电平的高低不同的信号（IO/M等）；
CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）；
分时复用引脚（AD7——AD0 等） ；
引脚的输入和输出分别传送不同的信息（RQ/GT）
46
地址/状态线 最小最大模式控制 MN/MX=1,最小模式 MN/MX=0,最大模式 读信号 地址/数据线
第2章
微处理器与总线
1
主要内容：
微处理器的一般构成及工作原理； 8088微处理器的特点、引线及结构； 总线的一般概念； 80386微处理器的特点及结构； 4微处理器中的新技术。
*Pentium
*
2
重
点
8088CPU的编程结构，总线接口单元和执行单 元的动作管理 8088CPU的外部引线 8088CPU基本总线周期各个T状态的作用 存储器与I/O接口的读写时序
§2.2 8088微处理器
8
一、8088/8086CPU的特点
了解：
程序与指令
指令执行的一般过程
指令的串行执行与并行流水线执行 8088/8086CPU的主要特点
9
1. 程序和指令
程序：
具有一定功能的指令的有序集合
指令：
由人向计算机发出的、能够为计算机所识别的命令。
10
难
点
8088的寄存器结构以及时序
3
§2.1 微型机概述
4
了解：
微处理器的功能； 微处理器的基本组成。
5
微处理器的功能
是计算机系统的核心
根据指令实现各种相应的运算 实现数据的暂存 实现与存储器和接口的信息通信 …….
6
微处理器的一般构成
运算器
控制器
内部寄存器组
7
49
主要的控制和状态信号
WR： RD：
写信号； 读信号； 为“1”表示访问接口；
IO/M：为“0”表示访问内存，
DEN： 低电平有效时，允许进行读/写操作； RESET：复位信号； SS0： 系统状态输出。
50
IO/M 、 DT/R、
0 0 0 0 0 1
SS0
中断响应 读I/O口
43
250AH ×16+0204H = 252A4H
小结
机器码 助记符 注释
;取数据段地址为2000H单 元的数据送到累加器 MOV AL , [2000] A00020H
ADD AL , 02H
HLT
0402H
F4H
;AL与02H相加，结果送AL
;停机
44
二、8088CPU的引线及功能
引脚定义的方法可大致分为：
时，则该位置1，反之为0。
辅助进位标志AF:半进位标志位，做字节加法时，当
低四位有向高四位的进位，或在做减法时，低四位有向 高四位的借位时，该标志位就置1。通常用于对BCD算术 运算结果的调整。（例：1101 1000+1010 1110=1 1000 0110其中AF＝1，CF＝1）
零标志ZF: 结果为零,ZF=1;否则ZF=0; 符号标志SF: 与运算结果的最高位相同;
4个段寄存器
2个控制寄存器
深入理解：每个寄存器中数据的X，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
23
数据寄存器
8088含4个16位数据寄存器，它 们又可分为8个8位寄存器，即：
AX
BX
AH，AL BH，BL
CX
DX
CH，CL
存放操作数
SS：堆栈段寄存器：指示堆栈区域的位置
29
控制寄存器
IP：指令指针寄存器，其内容为下一条要执行 指令的偏移地址
FLAGS：标志寄存器，存放运算结果的特征
6个状态标志位（CF，SF，AF，PF，OF，ZF） 3个控制标志位（IF，TF，DF）
30
标志位
进位标志CF: 运算结果有进位,CF=1,否则CF=0; 奇偶校验标志PF:当运算结果的低8位中l的个数为偶数
0
0 1
1
1 0
0
1 0
写I/O口
暂存 取指令
1
1 1
0
1 1
1
0 1
读存储器
写存储器 无源状态
51
例：
当WR=1，RD=0，IO/M=0时， 表示CPU当前正在进行读存储器操作
25
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的 偏移地址；
BP：基址指针寄存器，常用于在访问内
存时存放内存单元的偏移地址。
26
BX与BP在应用上的区别
作为通用寄存器，二者均可用于存放数据；
作为基址寄存器，用BX表示所寻找的数据在 数据段；用BP则表示数据在堆栈段。
27
变址寄存器
31
溢出标志OF:如果所进行的运算是带符号数的运算，则溢 出标志恰好能够反映运算结果是否超出了8位或16位带符 号数所能表达的范围，即字节运算大于十127或小于－ 128时，字运算大于十32767或小于－32768时，该位 置1，反之为0 一般来讲，不是每次运算后所有的标志都改变，只是在某 些操作之后，才对其中某个标志进行检查。
2. 指令执行的一般过程
取指令 指令译码 读取操作数
执行指令
存放结果
11
3. 串行和并行方式的指令流水线