第二章微处理器的结构及微计算机的组成资料

8086 中 断 分 类 图
2020/5/24
10
2. 8086中断系统（续）
中断向量与中断向量表
➢中断向量：每种中断处理程序的入口地
址称为中断向量。
➢中断向量表：8086将内存最低地址的
1K单元作为中断向量表，存放256种中 断处理程序的入口地址，每个地址占4字 节。中断向量表的分配如下图所示：
第二章 微处理器的结构 及微计算机的组成
2020/5/24
1
8086总线操作、中断系统及总线请求
1. 8086总线操作：8086微处理器与片外存储器
或I/O接口进行数据传输时，经BIU执行8086 规定的总线操作。
2. 8086的中断系统：8086微处理器可处理256种
中断。
3. 8086总线请求：在一个系统中，若存在多个
求，8086让出总线控制权。
2020/5/24
P26
16
3. 8086总线请求（续）
执行中断指令INTn。
2020/5/24
P23
9
指令/CPU 启动的
软件中断（内部） INTn 指令
软件中断（外部）
非屏蔽中断请求 （2）
NMI
中断逻辑
INTR
中
INT3 断点 中断
（3）
INTO
溢出 中断 OF=1 （4）
单步 中断
TF=1 （1）
除数为 0 中断
（0）
断
可
控
屏
制
蔽 中百度文库
器
断
请
求
8259A
8086/8088中断向量表 占内存0000H段
0014H 0013H 0010H 000FH 000CH 000FH 0008H 0007H 0004H 0003H 0000H
溢出中断 断点中断 非屏蔽中断 单步中断 除数为 0
P25
12
2. 8086中断系统（续）
8086对外部硬件中断请求INTR的响应： 当INTR有一高电平，即有可屏蔽中断请求。 若此时IF=1且当前指令执行完，进入中断响 应周期，处理过程如下：
期
基
本
定
时
2020/5/24
(最小方式)
8
2. 8086中断系统
8086微处理器有处理256种中断的能力。 每个中断分配给一个中断类型码，在0～255 之间，用一字节表示，也称为256种类型中断。 256种类型中断分为硬件中断和软件中断。
➢ 硬件中断：外部硬件电路产生的中断。 ➢ 软件中断：8086操作过程中发生异常事件或
ALE LOCK#
INTA#
AD7~AD0
TYPE
2020/5/24
14
2. 8086中断系统（续）
c. 8086将中断类型码乘4，得到中断向量
表的入口地址，例如： 类型码=0CH，中断向量表入口=0030H
d. 8086从0030H开始读取4字节中断处理程
序的入口地址，前两字节装入IP，后两 字节装入CS，8086执行中断处理程序。
2020/5/24
3
8086总线操作
T1 状态：BIU将RAM或I/O地址放在地 址/数据复用总线（A/D）上。 T2 状态：
➢读总线周期：A/D总线为接收数据做准
备。改变线路的方向。
➢写总线周期： A/D总线上形成待写的数
据，且保持到总线周期的结束(T4)。
2020/5/24
4
8086总线操作
➢ALE 信号在 T1 出现，表明一个总线周
期开始，选通外部地址锁存器，锁存AD 总线上的地址信息。
➢在RD#、WR#等信号的配合下，T3、
T4期间完成数据访问。
➢T3 上升沿检测READY信号是否有效，
无效时在T3与T4间插入等待状态Tw。
2020/5/24
6
•8086最小方式下读总线周期时序
CLK
A19/S6- A16/S3 BHE S7
AD15-AD0 ALE
M/IO RD
DT/R
DEN
2020/5/24
BUS CYCLE
T1
T2
T3
T4
8
0
Addr ,BHE
Status 输出
8
.
6
Addr 输 出 .
DATA 输入
读 总
线
周
LOW = I/O READ , HIGH= MEM READ
期
可控制总线的主模块时，总线使用权的转移 存在着一个请求与响应的过程。
2020/5/24
P21 2
1. 8086总线操作
总线周期的组成：8086的基本总线周期 为4个时钟周期，每个时钟周期间隔称为 一个T状态。
总线周期
总线周期
T1
CLK
T2
T3
T4
T1
T2
T3
T4
AD 地址
缓 冲 数 据 地址
缓冲
数据
基
本
定
时
P22
（最小方7式）
•8086最小方式下写总线周期时序
CLK
A19/S6-A16/S3 BHE S 7
AD15-AD0
ALE M/IO
WR DT/R
DEN
一个总线周期
T1
T2
T3
T4
8
0
Addr ,BHE
Status 输出
8
.
6
Addr 输 出 .
DATA 输出
写 总
线
周
LOW = I/O Write, HIGH=MEMORY READ
T3, T4:对于读或写总线周期，AD总线 上均为数据。 Tw: 当RAM或I/O接口速度不够时，T3 与 T4 之间可插入等待状态 Tw 。 Ti : 当BIU无访问操作数和取指令的任务 时，8086不执行总线操作，总线周期处 于空闲状态 Ti 。
2020/5/24
5
8086总线操作
8086最小方式下读写总线周期时序。
e. 中断响应过程中8086不响应总线请求。
2020/5/24
15
3. 8086总线请求
在一个系统中，若存在多个可控制总线 的主模块时，总线使用权的转移存在着 一个请求与响应的过程。
最小模式下总线请求：
➢ 请求信号是HOLD,响应信号是HLDA； ➢ 8086在每个CLK上升沿检测HOLD信号； ➢ 当前总线周期结束时HLDA变高，响应请
a. INTA#在两个总线周期中分别发出有效信号，
第二周期中8086读到中断类型码
b. 保护现场：标志寄存器入栈，清除IF和TF标
志位，保护断点（下一条指令地址入栈）。
2020/5/24
13
8086中断响应时序
CLK
第一个中断响应总线周期 T1 T2 T3 T4
第二个中断响应总线周期 T1 T2 T3 T4
2020/5/24
11
:
用
CS
户 Type 225 定
IP
义
:
224
CS
个 Type 32
IP
CS
Type 31
保
IP
留
:
27 个 Type 5
CS
IP
CS Type 4
IP
8086 Type 3
CS
专
IP
用
5
Type 2
CS
个
IP
CS Type 1
IP
CS Type 0
IP 2020/5/24
03FFH 03FCH 0083H 0080H 007FH 007CH