第二章微处理器的结构及微计算机的组成资料
合集下载
计算机原理
12
例： 设代码段寄存器CS的内容为1234H，指令指 针IP的内容为0022H，即(CS)＝1234H，(IP)＝ 0022H，则访问代码段存储单元的物理地址计算如 下：
左移4位 12340
1234 0022
段基值 逻辑地址
偏移量
整理课件
+）
002 2
1236 2
物理地址
13
整理课件
4. 6字节的指令队列（ISQ）
例： 49H＋6DH＝B6H，就是73＋109＝182， 补码B6H表达真值是-74，显然运算结果不正确； 计算结果超出－128～＋127范围，产生溢出，故 OF＝1。
30
整理课件
奇偶标志PF（Parity Flag） – 当运算结果最低字节中“1”的个数为零或偶 数时，PF = 1；否则PF = 0 – PF 标 志 仅 反 映 最 低 8 位 中 “ 1” 的 个 数 是 偶或奇，即使是进行16位字操作
地址指针寄存器用于存放操作数的地址，编程 时通过修改寄存器的内容达到修改地址的目的。
通过地址指针寄存器寻址内存内的数据
SP为堆栈指针寄存器，指示栈顶的偏移地址, SP不能再用于其他目的，具有专用目的
23
整理课件
BP为基址指针寄存器，表示数据在堆栈段中一 个数据区的基地址，SP和BP寄存器与SS段寄存 器联合使用以确定堆栈段中的存储单元地址。
整理课件
对其中某8位的操作，并不影 响另外对应8位的数据 ；
数据寄存器用于存放操作数及 中间结果，也可以存放地址；
AX和AL可用作累加操作，因
此又可称作累加器。
21
每个寄存器又有它们各自的专用目的
– AX－－累加器，使用频度最高； 用于算术、逻辑运算存放中间结果； 与外设传送信息等
例： 设代码段寄存器CS的内容为1234H，指令指 针IP的内容为0022H，即(CS)＝1234H，(IP)＝ 0022H，则访问代码段存储单元的物理地址计算如 下：
左移4位 12340
1234 0022
段基值 逻辑地址
偏移量
整理课件
+）
002 2
1236 2
物理地址
13
整理课件
4. 6字节的指令队列（ISQ）
例： 49H＋6DH＝B6H，就是73＋109＝182， 补码B6H表达真值是-74，显然运算结果不正确； 计算结果超出－128～＋127范围，产生溢出，故 OF＝1。
30
整理课件
奇偶标志PF（Parity Flag） – 当运算结果最低字节中“1”的个数为零或偶 数时，PF = 1；否则PF = 0 – PF 标 志 仅 反 映 最 低 8 位 中 “ 1” 的 个 数 是 偶或奇，即使是进行16位字操作
地址指针寄存器用于存放操作数的地址，编程 时通过修改寄存器的内容达到修改地址的目的。
通过地址指针寄存器寻址内存内的数据
SP为堆栈指针寄存器，指示栈顶的偏移地址, SP不能再用于其他目的，具有专用目的
23
整理课件
BP为基址指针寄存器，表示数据在堆栈段中一 个数据区的基地址，SP和BP寄存器与SS段寄存 器联合使用以确定堆栈段中的存储单元地址。
整理课件
对其中某8位的操作，并不影 响另外对应8位的数据 ；
数据寄存器用于存放操作数及 中间结果，也可以存放地址；
AX和AL可用作累加操作，因
此又可称作累加器。
21
每个寄存器又有它们各自的专用目的
– AX－－累加器，使用频度最高； 用于算术、逻辑运算存放中间结果； 与外设传送信息等
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
第2章微型计算机的组成及应用
2. 微型计算机分类
按主机、I/0接口和系统总线组成部件所在位置 划分为：
① 单片机：组成部件集成在一个超大规模芯片 上，用于控制仪器仪表等。、
② 单板机：各组成部件装配在一块电路板上， 常用于实验控制。
③ 多板机：各组成部件装配在多块电路板上， 如台式微型计算机、便携式PC机。
2.1.2 微型计算机系统的配件
2.4.2 CMOS
“小随机存储器”，靠电池供电。用于保存系统当 前配置，如系统日期和时间、硬盘格式和容量、内存 容量等。这些信息既是系统启动时必读信息，也是更 新硬件时要修改的信息。
2.4.3 高速缓存Cache
为了解决CPU与内存之间速度不匹配的问题，引 入高速缓存技术。高速缓存介于内存和CPU之间，是高 速存取信息的芯片。它存取速度比内存快，但容量不 大，主要用于存放当前使用最多的程序段和数据块， 并以接近CPU的速度向CPU提供程序指令和数据。
AGP（Accelerated Graphics Port）扩展槽：专门用于图形显示 卡，是在PCI总线基础上发展起来的，主要针对图形显示方面 进行了优化。AGP插槽通常是棕色，随着显卡速度的提高， AGP接口已经不能满足显卡传输数据速度的要求，目前AGP 显卡已经逐渐被PCI Express接口显卡所取代。
2.4 微型机系统存储器
内存是微机重要配置之一，内存容量及性能是影响微机性 能的重要因素。在Pentium Ⅲ系列微型计算机中，内存条以使 用168 Pin SDRAM(同步动态随机存取存储器 )型为主，目前在 Pentium 4系列微型计算机中，多数采用DDR内存条。
图2.3.1 微型计算机内存储器（条）
为方便识别主板上的各种接口，PC99技术规格规 范了主板设计要求，提出主板各接口必须采用颜色识 别标识。
微处理器与系统结构PPT详细讲解
•29 •HLDA* •28 •WR*
有效，三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入，上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容： 1．微处理器的基本结构。 2．Intel 8086微处理器的基本结构，包括： 功能结构、寄存器结构和总线结构。 3．Intel 8086微处理器系统的组成： 控制核心单元＋存储器组织＋I/O端口组织 4．Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5．几个重要概念：时钟周期，总线周期，指令周期。
微处理器的体系结构
兼容性
针对系列计算机 要求所有机种间能够保持向上兼容和向后兼容 向上兼容：为某个档次机种编制的软件能够不加修 改地运行在比它高档的机种上 向后兼容：为某个时期生产的机种编制的软件能够 不加修改地运行在它之后生产的机种上 Pentium微处理器的运行模式：实模式、保护模式
兼容性 针对（软件）体系结构，非硬件实现
1000：1234 0100：ABCD
计算机体系结构是程序员所看到的系统的一些属性： 概念性的结构和功能上的表现，这些属性既不同于数 据流和控制的组织，也不同于逻辑设计和物理实现。
Amdahl,1964
计算机体系结构是连接硬件和软件的一门学科，它研 究的内容不但涉及计算机硬件，也涉及计算机软件。
计算机体系结构与计算机组成
区别在于关心的问题不同： •计算机体系结构关心的是怎样合理地进行软硬 件功能分配，为软件人员提供适用的计算机 •计算机组成关心的是怎样合理地实现分配给硬 件的功能和指标，提高性能价格比
第二章 Pentium微处理器的体系结构
2.1 计算机体系结构的含义 2.2 Pentium微处理器的内部结构 2.3 实模式软件体系结构 2.4 保护模式软件体系结构 2.5 浮点部件软件体系结构
2.1 计算机体系结构的含义
计算机体系结构 = computer architecture (计算机系统结构)
简单指令：完全由硬件执行而无需任何微码控制， 在一个时钟周期内执行的指令
•mov reg, reg/mem/imm •mov mem,reg/imm •alu reg, reg/mem/imm •alu mem, reg/imm •inc reg/mem •dec reg/mem •push reg/mem •pop reg •lea reg, mem •jmp/call/jcc near •nop
微型计算机系统(全)
第 二 章 微型计 算 机系统 第 一 章：计 算 机 基 础 知 识
2.2.4 微机总线
1．按层次结构分类 （1）内部总线 内部总线是微机内部各芯片与CPU之间的连线，用于芯片一级的 互连。 （2）系统总线 系统总线是微机中各插件板与主板之间的连线，用于插件板一级 的互连。 ① PCI总线 （3）外部总线 外部总线是微机与外部设备之间的连线。 ② AGP总线
第 二 章 微型计 算 机系统 第 一 章：计 算 机 基 础 知 识
2.3.3 输出设备
1 显示器：显示器由监视器和显示适配卡组成，是 最常用的输出设备。 2 打印机：打印机也是计算机中最常用的输出设备。 按输出方式可分为击打式和非击打式，击打式以针 式打印机为主要代表，非击打式以激光打印机和喷 墨打印机为主流。
高级语言 源程序 编译
机器语言 目标程序 运行
执行 结果
高级语言 源程序 解释并执行
执行 结果
编译过程示意图
解释过程示意图
第 二 章 微型计 算 机系统 第 一 章：计 算 机 基 础 知 识
2．应用程序 应用程序是用各种高级语言编写出来的具有 特定功能的程序，例如：Word、NetAnt、金山解 霸等。应用程序是面向用户的最高层程序。 （1）文字处理软件 （2）信息管理软件 （3）辅助设计软件 （4）实施控制软件
第 二 章 微型计 算 机系统 第 一 章：计 算 机 基 础 知 识
2．按功能分类
（1）数据总线（Data Bus，DB） 数据总线用于传递数据信息。 （2）地址总线（Address Bus，AB） 地址总线用于传送CPU发出的地址信息，如要访问的内存 地址、外部设备地址等。 （3）控制总线（Control Bus，CB） 控制总线是用来传送控制信号、命令信号和定时信号的， 这些信号是由CPU发出的，因此是单向的。
微型计算机硬件组成.ppt
计算机文化基础
5
常见微机系统
平板电脑 移动计算机
计算机、电视、影 音三模式
家庭网络计算机
6
微机基本结构 显示器、键盘和主机
7
2.1.2 微型计算机的分类
1 按组成结构分类 单片机 组成部分集成在一个超大规模芯片上，广泛 用于控制、仪器仪表、通信、家用电器等领域。 单板机 各组成部分装配在一块印刷电路板上，常用 于过程控制或作为仪器仪表的控制部件 。 多板机 各组成部分装配在多块印刷电路板上，如台 式、便携式PC 机。
2
计算机系统的组成
运算器
CPU
寄存器 控制器
硬件
主机
内存
随机存储器(RAM) 只读存储器(ROM) 高速缓冲存储器
计
输入设备：键盘、鼠标、扫描仪
算 机
外部设备
输出设备：显示器、打印机 外 存：软、硬盘、光盘、闪存
系
网络设备：网卡、调制解调器等
统
操作系统：Windows、Unix、Linux
系统软件 语言处理程序：C、Pascal、VB等
使用单片机芯片构成的仿真系统。
有镜像功能的单板机
2019/12/17
计算机文化基础
9
微型计算机的发展方向
① 高速化 处理器主频
② 超小型化 典型的标志是笔记本电脑和PDA的流行。
③ 多媒体化 全新的多媒体处理芯片、多媒体和超媒体系 统的开发和标准化、虚拟现实技术和发展多媒体通信等。
④ 网络化 网络计算机、具有联网功能的PDA以及各种类 型的个人计算机等正在飞速发展。
主板板载了四条DDR2内存插槽，支持 最高8GB DDR2-800内存容量和双通道 技术。另外，内存插槽的周围布满了不 少铝壳固态电容，内存的工作稳定性完 全得以保障。
微机原理第二章8086微处理器
▪ 表面上看来，微处理器的外部就是数量有限的输入输出 引脚。但是，正是依靠这些引脚与其它逻辑部件相连接， 才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 微处理器的结构 及微计算机的组成
2020/5/24
1
8086总线操作、中断系统及总线请求
1. 8086总线操作：8086微处理器与片外存储器
或I/O接口进行数据传输时，经BIU执行8086 规定的总线操作。
2. 8086的中断系统：8086微处理器可处理256种
中断。
3. 8086总线请求：在一个系统中，若存在多个
8086 中 断 分 类 图
2020/5
中断向量与中断向量表
➢中断向量：每种中断处理程序的入口地
址称为中断向量。
➢中断向量表：8086将内存最低地址的
1K单元作为中断向量表，存放256种中 断处理程序的入口地址，每个地址占4字 节。中断向量表的分配如下图所示：
基
本
定
时
P22
（最小方7式）
•8086最小方式下写总线周期时序
CLK
A19/S6-A16/S3 BHE S 7
AD15-AD0
ALE M/IO
WR DT/R
DEN
一个总线周期
T1
T2
T3
T4
8
0
Addr ,BHE
Status 输出
8
.
6
Addr 输 出 .
DATA 输出
写 总
线
周
LOW = I/O Write, HIGH=MEMORY READ
期
基
本
定
时
2020/5/24
(最小方式)
8
2. 8086中断系统
8086微处理器有处理256种中断的能力。 每个中断分配给一个中断类型码，在0～255 之间，用一字节表示，也称为256种类型中断。 256种类型中断分为硬件中断和软件中断。
➢ 硬件中断：外部硬件电路产生的中断。 ➢ 软件中断：8086操作过程中发生异常事件或
可控制总线的主模块时，总线使用权的转移 存在着一个请求与响应的过程。
2020/5/24
P21 2
1. 8086总线操作
总线周期的组成：8086的基本总线周期 为4个时钟周期，每个时钟周期间隔称为 一个T状态。
总线周期
总线周期
T1
CLK
T2
T3
T4
T1
T2
T3
T4
AD 地址
缓 冲 数 据 地址
缓冲
数据
e. 中断响应过程中8086不响应总线请求。
2020/5/24
15
3. 8086总线请求
在一个系统中，若存在多个可控制总线 的主模块时，总线使用权的转移存在着 一个请求与响应的过程。
最小模式下总线请求：
➢ 请求信号是HOLD,响应信号是HLDA； ➢ 8086在每个CLK上升沿检测HOLD信号； ➢ 当前总线周期结束时HLDA变高，响应请
求，8086让出总线控制权。
2020/5/24
P26
16
3. 8086总线请求（续）
a. INTA#在两个总线周期中分别发出有效信号，
第二周期中8086读到中断类型码
b. 保护现场：标志寄存器入栈，清除IF和TF标
志位，保护断点（下一条指令地址入栈）。
2020/5/24
13
8086中断响应时序
CLK
第一个中断响应总线周期 T1 T2 T3 T4
第二个中断响应总线周期 T1 T2 T3 T4
8086/8088中断向量表 占内存0000H段
0014H 0013H 0010H 000FH 000CH 000FH 0008H 0007H 0004H 0003H 0000H
溢出中断 断点中断 非屏蔽中断 单步中断 除数为 0
P25
12
2. 8086中断系统（续）
8086对外部硬件中断请求INTR的响应： 当INTR有一高电平，即有可屏蔽中断请求。 若此时IF=1且当前指令执行完，进入中断响 应周期，处理过程如下：
➢ALE 信号在 T1 出现，表明一个总线周
期开始，选通外部地址锁存器，锁存AD 总线上的地址信息。
➢在RD#、WR#等信号的配合下，T3、
T4期间完成数据访问。
➢T3 上升沿检测READY信号是否有效，
无效时在T3与T4间插入等待状态Tw。
2020/5/24
6
•8086最小方式下读总线周期时序
CLK
T3, T4:对于读或写总线周期，AD总线 上均为数据。 Tw: 当RAM或I/O接口速度不够时，T3 与 T4 之间可插入等待状态 Tw 。 Ti : 当BIU无访问操作数和取指令的任务 时，8086不执行总线操作，总线周期处 于空闲状态 Ti 。
2020/5/24
5
8086总线操作
8086最小方式下读写总线周期时序。
ALE LOCK#
INTA#
AD7~AD0
TYPE
2020/5/24
14
2. 8086中断系统（续）
c. 8086将中断类型码乘4，得到中断向量
表的入口地址，例如： 类型码=0CH，中断向量表入口=0030H
d. 8086从0030H开始读取4字节中断处理程
序的入口地址，前两字节装入IP，后两 字节装入CS，8086执行中断处理程序。
2020/5/24
3
8086总线操作
T1 状态：BIU将RAM或I/O地址放在地 址/数据复用总线（A/D）上。 T2 状态：
➢读总线周期：A/D总线为接收数据做准
备。改变线路的方向。
➢写总线周期： A/D总线上形成待写的数
据，且保持到总线周期的结束(T4)。
2020/5/24
4
8086总线操作
2020/5/24
11
:
用
CS
户 Type 225 定
IP
义
:
224
CS
个 Type 32
IP
CS
Type 31
保
IP
留
:
27 个 Type 5
CS
IP
CS Type 4
IP
8086 Type 3
CS
专
IP
用
5
Type 2
CS
个
IP
CS Type 1
IP
CS Type 0
IP 2020/5/24
03FFH 03FCH 0083H 0080H 007FH 007CH
执行中断指令INTn。
2020/5/24
P23
9
指令/CPU 启动的
软件中断（内部） INTn 指令
软件中断（外部）
非屏蔽中断请求 （2）
NMI
中断逻辑
INTR
中
INT3 断点 中断
（3）
INTO
溢出 中断 OF=1 （4）
单步 中断
TF=1 （1）
除数为 0 中断
（0）
断
可
控
屏
制
蔽 中
器
断
请
求
8259A
A19/S6- A16/S3 BHE S7
AD15-AD0 ALE
M/IO RD
DT/R
DEN
2020/5/24
BUS CYCLE
T1
T2
T3
T4
8
0
Addr ,BHE
Status 输出
8
.
6
Addr 输 出 .
DATA 输入
读 总
线
周
LOW = I/O READ , HIGH= MEM READ
期
2020/5/24
1
8086总线操作、中断系统及总线请求
1. 8086总线操作：8086微处理器与片外存储器
或I/O接口进行数据传输时，经BIU执行8086 规定的总线操作。
2. 8086的中断系统：8086微处理器可处理256种
中断。
3. 8086总线请求：在一个系统中，若存在多个
8086 中 断 分 类 图
2020/5
中断向量与中断向量表
➢中断向量：每种中断处理程序的入口地
址称为中断向量。
➢中断向量表：8086将内存最低地址的
1K单元作为中断向量表，存放256种中 断处理程序的入口地址，每个地址占4字 节。中断向量表的分配如下图所示：
基
本
定
时
P22
（最小方7式）
•8086最小方式下写总线周期时序
CLK
A19/S6-A16/S3 BHE S 7
AD15-AD0
ALE M/IO
WR DT/R
DEN
一个总线周期
T1
T2
T3
T4
8
0
Addr ,BHE
Status 输出
8
.
6
Addr 输 出 .
DATA 输出
写 总
线
周
LOW = I/O Write, HIGH=MEMORY READ
期
基
本
定
时
2020/5/24
(最小方式)
8
2. 8086中断系统
8086微处理器有处理256种中断的能力。 每个中断分配给一个中断类型码，在0～255 之间，用一字节表示，也称为256种类型中断。 256种类型中断分为硬件中断和软件中断。
➢ 硬件中断：外部硬件电路产生的中断。 ➢ 软件中断：8086操作过程中发生异常事件或
可控制总线的主模块时，总线使用权的转移 存在着一个请求与响应的过程。
2020/5/24
P21 2
1. 8086总线操作
总线周期的组成：8086的基本总线周期 为4个时钟周期，每个时钟周期间隔称为 一个T状态。
总线周期
总线周期
T1
CLK
T2
T3
T4
T1
T2
T3
T4
AD 地址
缓 冲 数 据 地址
缓冲
数据
e. 中断响应过程中8086不响应总线请求。
2020/5/24
15
3. 8086总线请求
在一个系统中，若存在多个可控制总线 的主模块时，总线使用权的转移存在着 一个请求与响应的过程。
最小模式下总线请求：
➢ 请求信号是HOLD,响应信号是HLDA； ➢ 8086在每个CLK上升沿检测HOLD信号； ➢ 当前总线周期结束时HLDA变高，响应请
求，8086让出总线控制权。
2020/5/24
P26
16
3. 8086总线请求（续）
a. INTA#在两个总线周期中分别发出有效信号，
第二周期中8086读到中断类型码
b. 保护现场：标志寄存器入栈，清除IF和TF标
志位，保护断点（下一条指令地址入栈）。
2020/5/24
13
8086中断响应时序
CLK
第一个中断响应总线周期 T1 T2 T3 T4
第二个中断响应总线周期 T1 T2 T3 T4
8086/8088中断向量表 占内存0000H段
0014H 0013H 0010H 000FH 000CH 000FH 0008H 0007H 0004H 0003H 0000H
溢出中断 断点中断 非屏蔽中断 单步中断 除数为 0
P25
12
2. 8086中断系统（续）
8086对外部硬件中断请求INTR的响应： 当INTR有一高电平，即有可屏蔽中断请求。 若此时IF=1且当前指令执行完，进入中断响 应周期，处理过程如下：
➢ALE 信号在 T1 出现，表明一个总线周
期开始，选通外部地址锁存器，锁存AD 总线上的地址信息。
➢在RD#、WR#等信号的配合下，T3、
T4期间完成数据访问。
➢T3 上升沿检测READY信号是否有效，
无效时在T3与T4间插入等待状态Tw。
2020/5/24
6
•8086最小方式下读总线周期时序
CLK
T3, T4:对于读或写总线周期，AD总线 上均为数据。 Tw: 当RAM或I/O接口速度不够时，T3 与 T4 之间可插入等待状态 Tw 。 Ti : 当BIU无访问操作数和取指令的任务 时，8086不执行总线操作，总线周期处 于空闲状态 Ti 。
2020/5/24
5
8086总线操作
8086最小方式下读写总线周期时序。
ALE LOCK#
INTA#
AD7~AD0
TYPE
2020/5/24
14
2. 8086中断系统（续）
c. 8086将中断类型码乘4，得到中断向量
表的入口地址，例如： 类型码=0CH，中断向量表入口=0030H
d. 8086从0030H开始读取4字节中断处理程
序的入口地址，前两字节装入IP，后两 字节装入CS，8086执行中断处理程序。
2020/5/24
3
8086总线操作
T1 状态：BIU将RAM或I/O地址放在地 址/数据复用总线（A/D）上。 T2 状态：
➢读总线周期：A/D总线为接收数据做准
备。改变线路的方向。
➢写总线周期： A/D总线上形成待写的数
据，且保持到总线周期的结束(T4)。
2020/5/24
4
8086总线操作
2020/5/24
11
:
用
CS
户 Type 225 定
IP
义
:
224
CS
个 Type 32
IP
CS
Type 31
保
IP
留
:
27 个 Type 5
CS
IP
CS Type 4
IP
8086 Type 3
CS
专
IP
用
5
Type 2
CS
个
IP
CS Type 1
IP
CS Type 0
IP 2020/5/24
03FFH 03FCH 0083H 0080H 007FH 007CH
执行中断指令INTn。
2020/5/24
P23
9
指令/CPU 启动的
软件中断（内部） INTn 指令
软件中断（外部）
非屏蔽中断请求 （2）
NMI
中断逻辑
INTR
中
INT3 断点 中断
（3）
INTO
溢出 中断 OF=1 （4）
单步 中断
TF=1 （1）
除数为 0 中断
（0）
断
可
控
屏
制
蔽 中
器
断
请
求
8259A
A19/S6- A16/S3 BHE S7
AD15-AD0 ALE
M/IO RD
DT/R
DEN
2020/5/24
BUS CYCLE
T1
T2
T3
T4
8
0
Addr ,BHE
Status 输出
8
.
6
Addr 输 出 .
DATA 输入
读 总
线
周
LOW = I/O READ , HIGH= MEM READ
期