微处理器内部结构
微处理器的基本结构
微处理器的基本结构一、引言微处理器是现代计算机的核心部件之一，它是一种高度集成的电子芯片，能够执行各种计算和控制任务。
本文将介绍微处理器的基本结构，包括指令集、寄存器、运算单元等。
二、指令集指令集是微处理器最重要的组成部分之一，它定义了微处理器所能执行的所有操作。
指令集通常包括以下几种类型的指令：1. 数据传送指令：用于将数据从一个位置传送到另一个位置。
2. 算术运算指令：用于执行加、减、乘、除等数学运算。
3. 逻辑运算指令：用于执行与、或、非等逻辑运算。
4. 分支跳转指令：用于根据条件跳转到不同的程序地址。
5. 存储器访问指令：用于读写存储器中的数据。
三、寄存器寄存器是微处理器中存储数据和地址的重要组成部分。
它们通常被组织成不同类型和大小的寄存器文件。
以下是常见的寄存器类型：1. 累加寄存器（Accumulator）：用于保存算术和逻辑运算结果。
2. 计数寄存器（Counter）：用于计数器和分频器。
3. 指针寄存器（Pointer）：用于存储地址信息。
4. 标志寄存器（Flag）：用于记录处理器状态和条件码。
四、运算单元运算单元是微处理器中执行算术和逻辑运算的部分。
它通常由逻辑门、加法器、乘法器等组成。
以下是常见的运算单元：1. 加法器（Adder）：用于执行加法运算。
2. 乘法器（Multiplier）：用于执行乘法运算。
3. 逻辑门（Logic Gate）：用于执行逻辑运算，如与、或、非等。
五、时钟时钟是微处理器中控制操作序列的重要组成部分，它提供了微处理器内部操作的时间基准。
时钟通常由晶振和计数电路组成，可以提供稳定的时钟信号。
时钟频率越高，微处理器的工作速度就越快。
六、总线总线是微处理器中不同部件之间传输数据和控制信号的通道。
它通常由地址总线、数据总线和控制总线组成。
地址总线用于传输地址信息，数据总线用于传输数据信息，控制总线用于传输控制信号。
七、缓存缓存是微处理器中存储器的一种高速缓存，用于加快数据访问速度。
微第2章
执行3 执行
执行4 执行
执行5 执行 执行 执行6
8086
BIU
取指1 取指
取指2 取指3 取指 取指
取指4 取指
取指5 取指6 取指 取指
BUS
忙
忙
忙
忙
忙
忙
总线接口部件（BIU） 一、总线接口部件（BIU） 负责与存储器、I/O接口进行数据传输。 负责与存储器、I/O接口进行数据传输。 接口进行数据传输 指令执行部件（EU） 二、指令执行部件（EU） 负责指令的执行。 负责指令的执行。 8086的时钟周期和总线周期 三、8086的时钟周期和总线周期 1.时钟周期 1.时钟周期 指加到8086引脚CLK端二个脉冲上升沿间的宽度，它由计算机的主频决定。 指加到8086引脚CLK端二个脉冲上升沿间的宽度，它由计算机的主频决定。 8086引脚CLK端二个脉冲上升沿间的宽度 T=1/ f 如果 f= 5 MHz 四、总线周期 8086CPU经外部总线执行数据输入 输出操作的过程。 经外部总线执行数据输入/ 指8086CPU经外部总线执行数据输入/输出操作的过程。 一个总线周期至少由4个时钟周期组成。 一个总线周期至少由4个时钟周期组成。 则 T=0.2 us = 200 ms
A C
F
A C
F
C=0 时 F=A
2 8282锁存器
3 8284时钟电路
RES X1 X2 F/C EFI CSYNC RDY1 AEN1 RDY2 AEN2 ASYNC 时钟 震荡 器 1/3
D C
Q
RESEQ READY
1）/AEN1，/AEN2地址允许 ） ， 地址允许 /AEN为低电平有效信号，由外部提供，用来控制相应的总线准备好信号 为低电平有效信号， 为低电平有效信号 由外部提供， RDY1和RDY2。/AEN使RDY1生效，/AEN2使/RDY2生效。在允许处理机访 生效， 生效。 和 。 使 生效 使 生效 问两个多总线管理的系统总线时，使用两个/AEN信号。在非多主控制器系 信号。 问两个多总线管理的系统总线时，使用两个 信号 统中/AEN应接低电平。 应接低电平。 统中 应接低电平 2）RDYl，RDY2总线准备好 传输完成 总线准备好(传输完成 ） ， 总线准备好 传输完成) RDY是高电平有效信号。该信号来自系统总线上的某一个设备，由它指出 是高电平有效信号。 是高电平有效信号 该信号来自系统总线上的某一个设备， 数据是否已经 收到或数据是否已经准备好可供使用。 收到或数据是否已经准备好可供使用。 、 3）READY准备好 ， ） 准备好 READY由8284A输出，是高电平有效信号。输入信号 输出， 由 输出 是高电平有效信号。输入信号RDY-被同步后生成稳 被同步后生成稳 定的READ~z 定的 信号。在处理机要求的保持时间结束以后， 信号才被清除。 信号。在处理机要求的保持时间结束以后，READY信号才被清除。 + 信号才被清除 4）ASYNC准备好同步选择 ’ ） 准备好同步选择 /ASYNC是一个输入信号，由其来决定 是一个输入信号， 逻辑的同步方式。 是一个输入信号 由其来决定READY逻辑的同步方式。当/SYNC 逻辑的同步方式 为低电平时8284A提供 提供READY二级同步；而当 二级同步； 为高电平或不接收时， 为低电平时 提供 二级同步 而当/ASYNC为高电平或不接收时， 为高电平或不接收时 8284A提供一级同步。 提供一级同步。 提供一级同步 5） X1，X2晶体输入 ， ， ） ， 晶体输入 x1和x2是连接外接晶体的两个输入端。晶体的频率应是处理机所要求的频 是连接外接晶体的两个输入端。 和 是连接外接晶体的两个输入端 率的三倍。 率的三倍。
微型计算机原理与应用三
3.3 8086的寄存器结构
8086CPU内部具有14个16位寄存器，用于 提供运算、控制指令执行和对指令及操作数寻 址，也就是以前提到的工作寄存器组，基本分 为通用寄存器组、控制寄存器组和段寄存器组。
• 通用寄存器组
8个16位通用寄存器组分为两组：数据寄 存器及地址指针和变址寄存器。
1. 数据寄存器
数据寄存器包括AX、BX、CX和DX。在指 令执行过程中既可用来寄存操作数，也可用于 寄存操作的结果。它们中的每一个又可将高8 位和低8位分成独立的两个8位寄存器来使用。 16位寄存器可以用来存放数据，又可以用来存 放地址。而8位寄存器(AH、AL、BH、BL、CH 、CL、DH和DL)只能用于存放数据。
A L U
标志寄存器
执行 控制
电路
指令对列
1
2
3
4
8086为 6 字节
执行单元（EU）
总线接口单元
（BIU）
• 总线接口单元(BIU)
BIU包括４个段寄存器、指令指针IP(PC)、 指令队列寄存器(IR)、完成与EU通讯的内部寄 存器、地址加法器和总线控制逻辑。它的任务 是执行总线周期，完成CPU与存储器和I/O设备 之间信息的传送。具体地讲，就是取指令时， 从存储器指定地址取出指令送入指令队列排队； 执行指令时，根据EU命令对指定存储单元或I/O 端口存取数据。
决定I/O地址空间的容量。例如在8086CPU系统 中，地址总线的条数为20条，则存储器的最大 容量为220，即1MB字节；它的地址总线的低16 位用来对I/O端口编址，则I/O地址空间的容量为 216，即64K个I/O端口地址。
• 存储器和I/O端口的组织
地址 存储器中的字节 0 1
接 口 CPU 数 据 线 控 制 线 地 址 线 高位决定模块 I/O接口 I/O端口 I/O设备 01
微处理器CPUCPU的内部和外部结构微处理器级总线
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
微处理器的基本硬件结构
微处理器是计算机系统中的核心组件，它负责执行指令、控制数据流和协调各个硬件部件的操作。
微处理器的基本硬件结构通常包括以下几个主要组成部分：控制单元（Control Unit）：控制单元是微处理器的核心，负责解析和执行指令。
它包括指令寄存器、程序计数器和指令解码器等关键部件，用于从存储器中获取指令、解码指令内容，并发出相应的控制信号来执行指令。
算术逻辑单元（Arithmetic Logic Unit, ALU）：ALU 是执行算术和逻辑运算的部分。
它可以执行诸如加法、减法、乘法、逻辑与、逻辑或等基本运算，并根据控制单元的指令来进行运算操作。
寄存器（Registers）：寄存器是用于存储数据和指令的临时存储器。
微处理器通常包括多个寄存器，如通用寄存器、程序计数器、指令寄存器、状态寄存器等。
寄存器提供了快速的存储和访问，用于存储和处理数据。
数据总线（Data Bus）：数据总线用于在微处理器内部和其他硬件部件之间传输数据。
它是一个双向的数据通道，可以传输二进制数据、地址和控制信号。
地址总线（Address Bus）：地址总线用于传输内存地址，指示微处理器要读取或写入的内存位置。
地址总线的位数决定了微处理器可以寻址的内存空间大小。
控制总线（Control Bus）：控制总线用于传输控制信号，如时钟信号、读写信号、中断信号等。
它控制着微处理器内部各个部件的操作和协调。
内部存储器（Internal Memory）：微处理器通常内置一些内部存储器，用于存储指令、数据和临时结果。
这些内部存储器的容量相对较小，但访问速度非常快。
除了上述基本硬件结构外，现代微处理器还可能包括高速缓存、浮点运算单元、多核处理器等特殊功能部件，以提高处理性能和并行处理能力。
CPU组成
CPU组成中央处理单元（Central Processing Unit；CPU)，亦称微处理器(Micro Processor Unit）,由运算器与控制器组成,其内部结构分为控制单元（Control Unit；CU)、逻辑单元(Arithmetic Logic Unit；ALU)、存储单元（Memory Unit；MU）三部分,各部件相互协调，进行分析、判断、运算并控制计算机各组件工作。
一、内核●运算器运算器是计算机的处理中心,主要由算术逻辑单元（Arithmetic and Logic Unit；ALU）、浮点运算单元（Floating Point Unit；FPU）、通用寄存器和状态寄存器组成.算术逻辑单元主要完成二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）及各种移位操作.浮点运算单元主要负责浮点运算和高精度整数运算。
通用寄存器用来保存参加运算的操作数和运算的中间结果。
状态寄存器在不同机器中有不同规定，程序中,状态位通常作为转移指令的判断条件。
●控制器控制器是计算机的控制中心，决定了计算机运行过程的自动化。
它不仅要保证程序的正确执行，而且要能够处理异常事件。
控制器一般包括指令控制器、时序控制器、总线控制器、中断控制器等几个部分.1)指令控制器完成取指令、分析指令和执行指令的操作。
2)时序控制器要为每条指令按时间顺序提供应有的控制信号。
时序控制器包括时钟发生器和倍频定义单元,其中时钟发生器由石英晶体振荡器发出稳定的脉冲信号，即CPU的主频;而倍频定义单元则定义CPU主频是存储器频率(总线频率)的几倍。
一般时钟脉冲就是最基本时序信号，是整个机器的时间基准，称为主频。
执行一条指令所需时间叫做一个指令周期，不同指令的周期有可能不同。
一般为便于控制，根据指令的操作性质和控制性质不同，会把指令周期划分为几个不同的阶段，每个阶段就是一个CPU周期。
早期，CPU同内存速度差异不大,所以CPU周期通常和存储器存取周期相同。
第二章 8086 8088微处理器
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；
微机原理2-1：8088CPU内部结构、寄存器组、存储器组织
栈段和附加段。
段寄存器即是存放各个逻辑段段首地址的寄 存器。
23
存储器的分段管理
8088有20条地址线， 20＝1MB， 最大可寻址空间为 2 可寻址的地址范围为 00000H～FFFFFH 该地址称物理地址 硬件用 20位的物理地址来对存储单元进行寻 址
24
存储器的分段管理
由于 8088 中的地址寄存器都是 16 位的，用 户不能直接使用20位的物理地址，编程时需 要使用逻辑地址来寻址存储单元。 物理地址 14700H 逻辑地址由两个16位数构成，其形式为： 逻辑地址 1460H:100H 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量）
分隔符
7
②指针和变址寄存器 共BP、SP、SI、DI四个 BP：基址指针寄存器Base Pointer ，默认表示
堆栈段基地址；
SP：堆栈指针寄存器Stack Pointer，指示栈顶 SI：源变址寄存器Source Index DI：目的变址寄存器Destination Index
8
2、标志寄存器 标志寄存器（ FR ）是 一个 十六位的 寄存器，但只利用了其中的9位：六个条 件标志和三个控制标志。
CLI 指令复位中断标志：IF＝0
STI 指令置位中断标志：IF＝1
20
陷阱标志TF（Trap Flag）
用于控制处理器是否进入单步执行方式： 设置TF＝0，处理器正常工作； 设置 TF＝1，处理器每执行一条指令就中断一次， 中断编号为 1 （称单步中断）， TF 也被称为单 步标志。 单步执行和单步调试
注意： PF 标志仅反映最低 8 位中“ 1 ”的个数
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在执行转移、调用和返回指令时，指令队列中 的原有内容被自动清除。
微处理器内部结构
“流水线”结构
在8086/8088中，EU和BIU这种并行的工作 方式不仅有力地提高了工作效率，而且这 也是它们的一大特点。EU和BIU之间是通过 指令队列相互联系的。指令队列可以被看 成一个RAM区，EU对其执行读操作，BIU对 其执行写操作。
为了能寻址1MB空间，
8086对存储器进行逻辑
将存储器分成4种段，存放三类信息： 分段，每个段最大为
代码、数据、中间结果和断点地址。
64KB，最小为16B（ 微处理器内部结构
此时最多64K个段）。
（ ii ）4个段寄存器CS、 DS 、SS 、ES
分别指示存储区的段地址（段起始地址的高16位，段起始地址又 称为段基地址），用来识别当前可寻址的四个段，不可互换使用。
8086的内部结构从功能分成两个单元
总线接口单元BIU——管理8086与系统总线的接口，负 责CPU对存储器和外设进行访问
执行单元EU——负责指令的译码、执行和数据的运算
两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执行的
流水线操作
取指 取指 取指 取指 得到数据
（ iii ）存储单元的逻辑地址和物理地址
逻辑地址 段地址 0000H~FFFFH（由段寄存器提供 ） 偏移地址 段内某个单元到段基地址的距离 （0000H~FFFFH，由指令提供 ）
CPU访问存储器时，送出00000H~FFFFFH间的一个20位的物理地址。
码等多种数据类型进行处理。
端口地址：16位I/O端口地址可寻址64K端口地址。
每一个地址对应一个字节宽的I/O端口。
中断功能：可处理内部软件中断和外部硬件中断源达256个。
支持单片CPU或多片CPU系统工作。
微处理器内部结构
3 存储器分段与段寄存器
8086/8088率先打破微处理器只能访问64KB存储空间的限 制，可寻址1MB。
8088的内部结构
AH AL
BH BL
通用 寄存器
CH CL DH DL
SP
BP
SI
DI
16位
地址
加法 ∑
20位
器
8位
CS
DS
SS
输入/输出
ES
控制电路
IP
外
内部暂存器
部
总
线
ALU
执行部分 控制电路
12 348位指令队列标志存器执行部件 （EU)
总线接口部件 （BIU)微处理返器回内部结构
1 8086CPU内部结构
微处理器内部结构
8086/8088微处理器内部结构
微处理器内部结构
教学重点
微处理器基本结构 8088/8086的内部功能结构； 8088/8086中的寄存器
微处理器内部结构
1 8086CPU内部结构
1. 算术逻辑单元（运 算器）
2. 寄存器组 3. 指令处理单元（控
制器）
微处理器内部结构
等待 执行 执行 执行 执行 微处理器内部结构
1.1 BIU （Bus Interface Unit）
功能
完成所有外部总线的操作，提供总线控制信号。 具体地说，完成：取指、指令排队、读写操作
数、地址转换（将两个16位地址相加 20位 物理地址），总线控制。 BIU使用指令队列实现流水线操作：当指令队 列中有2个或2个(8088为1个）以上的字节空间， 且EU未申请读写存储器，则BIU顺序预取后续 指令代码 Queue。
（ i ）存储器空间
20根地址线
220 = 1M Byte
00000H
A19
地址
A0
1 00 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1
……
972D5H
分段原因:
FFFFFH
段
8086有20根地址线，但
其内部可以表示的地址
972D5H 12H
最多只能是16位。
(972D5H)=12H
变址寄存器：SI，DI
② 算术逻辑运算部件ALU
16 位加法器，用于对寄存器和指令操作数进行算术或逻辑运算.
③ 标志寄存器PSW
9个标志位，其中6个条件标志位用于存放结果状态.
④ 运算寄存器 接收从BIU的指令队列中取来的指令代码， ⑤ EU控制系统 译码并向 EU 内各有关部分发出时序命令信号，
协调执行指令规定的操作。
微处理器内部结构
2 8086/8088 CPU 主要性能
字长：16位 / 准16位。
时钟频率：8086/8088标准主频为5MHz,8086/8088-2主频为8MHz。
数据、地址总线复用。
最大内存容量：1MB。
基本寻址方式：8种。
指令系统：99条基本汇编指令。
可以对位、字节、字、字节串、字串、压缩和非压缩BCD
微处理器内部结构
1.2 EU(Execution Unit）
EU的工作过程
从BIU指令队列中取指译码电路分析相应 控制命令 控制数据经过“ALU数据总线”的流 向：
(1)若是运算操作：操作数 暂存器 ALU； 运算结果 经“ALU总线”相应Reg、并置
PSW 。 (2)若从外设取数：EU BIU访问MEM 或
微处理器内部结构
1.1 BIU （Bus Interface Unit）
组成
① 4个段寄存器
代码段Reg：CS 堆栈段Reg：SS 数据段Reg：DS
附加段Reg：ES
② 指令指针寄存器IP（下一条要取的指令在当前
③ 指令队列Queue
代码段内的偏移量）
④ 20位地址加法器Σ
⑤ 总线控制逻辑
⑥ 内部通信寄存器
I/O 内部通信寄存器 向“ALU数据总线”传 送数据。
微处理器内部结构
“流水线”结构
总线接口部件BIU和执行部件EU并不是同步 工作的， 两者的动作管理遵循如下原则：
每当8086的指令队列中有2个空字节，BIU就会 自动把指令取到指令队列中。
而同时EU从指令队列取出一条指令，并用几个 时钟周期去分析、执行指令。
微处理器内部结构
1.2 EU(Execution Unit）
功能
负责全部指令的执行； 向BIU输出（地址及结果）数据； 对Reg及PSW进行管理。
微处理器内部结构
1.2 EU(Execution Unit）
组成
①
数据寄存器：AX，BX，CX，DX (16位)
8个通用寄存器
AH,AL,BH,BL,CH,CL,DH,DL（8位） 指针： SP，BP