cpu的内部结构
cpu运算单元内部结构
CPU运算单元的内部结构主要包括算术逻辑单元（ALU）和控制单元（CU）。
算术逻辑单元（（ALU）是CPU的核心部分，负责执行算术和逻辑运算。
它通常由加法器、减法器、乘法器和比较器等组成，能够完成基本的算术和逻辑运算操作。
控制单元（（CU）是CPU的指挥中心，负责控制CPU的各个部分协调工作。
它通常由指令寄存器、指令译码器、时序电路等组成，负责取指令、译码、执行指令和协调各个部件的工作。
此外，CPU的运算单元还包括寄存器（（IR、PSW、DR、通用寄存器等），用于存储中间计算结果和指令地址等信息。
这些寄存器与ALU和控制单元紧密配合，共同完成CPU的运算任务。
总之，CPU运算单元的内部结构是由多个组件组成的复杂系统，它们协同工作，实现了计算机的基本运算和数据处理功能。
1 80868088微处理器的内部结构
微机原理第2章8086/8088系统结构8086/8088微处理器的内部结构微机原理8086是Intel系列的16bit微处理器，属第三代。
它有16bit数据总线和20bit地址线，可寻址1M空间。
8088有8bit数据总线和20bit地址线，可寻址1M空间。
其内部有16bit数据总线。
AH AL BH BL SI ALU 运算数暂存器标志寄存器EU控制电路16位CSDSSS ES IP 内部暂存器8位1 2 3 4 5 6执行部件（EU ）总线控制电路 指令队列缓冲器总线接口部件（BIU ）通用寄存器加法器80888086累加器基址寄存器计数寄存器数据寄存器堆栈指针基址指针目的变址源变址AX BX CX DX微机原理CPUEUBIU •16位通用寄存器组（AX、BX、CX 、DX、SP、BP、SI、DI）•算术逻辑单元—ALU•暂存器•EU控制器•标志寄存器—FLAG•段寄存器组（CS,DS,SS,ES）,指令指针—IP •地址加法器•指令队列•总线接口控制逻辑微机原理EU 部件不直接与外部总线相连。
它从BIU的指令队列中取指令和数据。
EU 负责指令的执行。
BIU 根据EU 的请求，完成CPU 与存储器或I/O 之间的数据传送。
功能：符号名称高8位符号低8位符号AX累加器AH AL BX基址寄存器BH BL CX计数寄存器CH CL DX数据寄存器DH DL这里的寄存器可以8位或16位参与操作。
符号名称SP堆栈指针寄存器BP基址指针寄存器SI源变址寄存器DI目的变址寄存器这里的寄存器只能以16位参与操作。
符号名称CS代码段寄存器DS数据段寄存器ES附加段寄存器SS堆栈段寄存器IP指令指针寄存器D15D14D13D12D11D10D9D8 x x x x OF DF IF TF D7D6D5D4D3D2D1D0 SF ZF x AF x PF x CF符号名称定义CF进位标志运算中，最高位有进位或借位时CF=1，否则CF=0 PF奇偶标志运算结果低8位“1”个数为偶数时PF=1，否则PF=0 AF辅助进位D3有向D4进（借）位时AF=1，否则AF=0ZF零标志运算结果每位均为“0”时ZF=1, 否则ZF=0SF符号标志运算结果的最高位为1时SF=1，否则SF=0OF溢出标志运算中产生溢出时OF=1, 否则OF=0符号名称功能TF陷阱标志TF=1将使CPU进入单步执行指令IF中断标志IF=1允许CPU响应可屏蔽中断DF方向标志DF=1将从高地址向低地址处理字符串所以：CF=0PF=1AF=1ZF=0SF=1OF=0微机原理下次课见。
CPU
DR5
留用
测试寄存器
DR6 断点状态
DR7 断点状态
调试寄存器
80486提供8个32位的可编程寄存器DR0—DR7支持调试 功能，定义5个32位测试寄存器TR3—TR7增强系统的可测性。
15
4 浮点寄存器：
80486的FPU中包含13个浮点寄存器，其中 •R0—R7共8个80位寄存器， •16位的标志寄存器用来记录每个数据寄存器 的内容， •16位控制寄存器完成浮点运算中的精度控制 、舍入控制等， •16位状态寄存器反映运算中FPU的状态， •二个48位的指令和数据指针寄存器提供对程 序异常处理的支持。
第2章 32位微处理结构
第1节 80x86 CPU的结构 第2节 80x86 CPU的寄存器组 第3节 微处理器的工作模式 第4节微处理器芯片的引脚信号 第5节 微处理器的总线周期
1
计算机的基本工作原理
定时电路
地址总线
输出设备
CPU
MEM
I/O
输入设备
接口
DMA
数据总线
控制总线
2
8086/88 CPU 的详细框图
CR3：保存当前任务的总目录在内存的基地址
13
GDTR
32位基地址
16位界限
IDTR
16位选择符 32位基地址 LDTR
16位界限 16位其它属性
TR
GDTR：全局描述符表寄存器，保存全局描述符表GDT的起始地址 和大小
IDTR：中断描述符表寄存器，保存中断描述符表基地址和16位界限
LDTR：局部描述符表寄存器，保存局部描述符表LDT的起始地址 和大小
FLAGS EFLAGS
CF：进位标志 PF ：奇偶标志 AF： 辅助进位标志 ZF
微机原理课后题
微机原理课后题微机原理课后题1.2CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功能？答：1.CPU在内部结构上由以下几部分组成：①算术逻辑部件(ALU)；②累加器和通用寄存器组；③程序计数器(指令指针)、指令寄存器和译码器；④时序和控制部件。
2.CPU应具备以下主要功能：①可以进行算术和逻辑运算；②可保存少量数据；③能对指令进行译码并执行规定的动作；④能和存储器、外设交换数据；⑤提供整个系统所需要的定时和控制；⑥可以响应其他部件发来的中断请求。
1.6数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么，要靠什么来区分地址或数据？答：1.数据总线是双向三态；地址总线是单向输出三态。
2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出的是地址还是数据。
2.5状态标志和控制标志有何不同？程序中是怎样利用这两类标志的？8086的状态标志和控制标志分别有哪些？答：1.不同之处在于：状态标志由前面指令执行操作的结果对状态标志产生影响，即前面指令执行操作的结果决定状态标志的值。
控制标志是人为设置的。
2.利用状态标志可进行计算和判断等操作。
利用控制标志可对某一种特定功能(如单步操作、可屏蔽中断、串操作指令运行的方向)起控制作用。
3.8086的状态标志有：SF、ZF、PF、CF、AF和OF计6个。
8086的控制标志有：DF、IF、TF计3个。
2.8在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等待状态TW？TW在哪儿插入？怎样插入？答：1.在总线周期的T1、T2、T3、T4状态，CPU分别执行下列动作：①T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找的存储单元或外设端口的地址。
②T2状态：CPU从总线上撤销地址，而使总线的低16位浮置成高阻状态，为传输数据做准备。
总线的高4位(A19~A16)用来输出本总线周期的状态信息。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
单片机CPU的内部结构
• 最大模式：存储器与IO读写 信号由总线控制器产生，要 较多外围芯片。
• 最小模式：存储器与I/O读写 信号由CPU直接提供，外围 芯片较少。
联合使用。CPU每5个
10
时钟时钟周期检测一次
11
12
TEST信号，如高，继
13
续执行WAIT，否则， 跳过WAIT指令，执行
14 15 AD0 16
后续指令。
NMI 17 INTR 18
Intel 8088
33 32 31 30 29 28 27 26 25 24 23 TEST
• 可用来支持实现多CPU 协同工作。
14
) DF：方向标志，用来控制串操作指令的执 行。
– DF=0则串操作指令的地址自动增量； – 若DF=1，则自动减量。
) IF：中断标志，用来控制对可屏蔽中断的响 应。
– IF=1, 则允许CPU响应可屏蔽中断； – IF=0，则CPU不能响应可屏蔽中断。
) TF：单步标志。
– 若TF=1，则CPU进入单步工作方式，即CPU每执 行一条指令就自动产生一次内部中断；
Intel 8088
40 39 A15 38 A16/S3 37 36 35 A19/S6 34 33 32
31
30 29 28 27 26 25 24 23
共20根地址线，寻址空间
19 20
21
为：220＝1M
22
21 22
1
40
数据总线
A14 2 3
39 A15 38 A16/S3
4
37
分时输出的AD0～AD7，
5第一节cpu的内部逻辑结构一cpu的组成和功能1cpu的组成cpu主要由运算器控制器寄存器组和片内总线等组成2cpu的功能1指令控制2操作控制3时序控制4执行指令5数据加工运算2eu20位地址ahalbhbl加法器biuchcldhdlspesbpds总线siss控制csipdi逻辑数据算逻部件执行部件控制123456标志寄存器系统指令队列8086微处理器的内部结构4具体的说地址加法器将段寄存器16位的内容左移4位然后与指令指针寄存器ip的内容相加得到20位的物理地址
看看CPU内部结构
瞧瞧CPU内部结构(尤其就是超频的朋友)使用电脑人几乎没有人不知道CPU,每个人都能说出一些关于CPU的知识。
那么您瞧到过CPU内部就是什么样子的不？本文会用简单的方式,可以让各位一探CPU内部秘密。
第一部分:CPU的基本结构:我们都知道CPU就是什么样子的,可就是您知道CPU的内部就是什么样子的不？我们来瞧下图。
CPU一般包括三部分:基板、核心、针脚如图,目前的CPU一般就就是就就是包括三个部分:基板、核心、针脚。
其中基板一般为PCB,就是核心与针脚的载体。
核心与针脚,都就是通过基板来固定的,基板将核心与针脚连成一个整体。
核心,内部就是众多的晶体管构成的电路。
如上图,在我们的核心放大图片中,可以瞧到不同的颜色的部分,同一个颜色代表的就是为实现一种功能而设计的一类硬件单元,这个硬件单元就是由大量的晶体管构成的。
不同的颜色代表不同的硬件单元。
需要注意的就是,在实际的芯片中,并没有颜色的区分,这里只就是为了直观,我们才用不同的颜色代表不同的硬件单元。
第二部分,认识CPU核心的基本单位——晶体管:我们常说到的AMD主流的CPU早期的Palomino核心与Thoroughbred-B核心采用了3750万晶体管,Barton核心采用了5400万晶体管,Opteron核心采用了1、06亿晶体管;INTEL的P4的Northwood核心采用了5500万晶体管,Prescott核心采用了1、25亿晶体管等等,其实指的就就是构成CPU核心的最基本的单位——晶体管的数目。
如此庞大数目的晶体管,就是什么样子的,就是如何工作的呢？我们来瞧下图。
CPU核心内最基本的单位三极管然后将这样的晶体管,通过电路连接成一个整体,分成不同的执行单元,分别处理不同的数据,这样协同工作,就形成了具有强大处理能力的CPU了。
那么这些电路就是怎么连接在一起的呢。
这就就是我们要说的铜互连技术(图3)CPU就是以硅为原料上制成晶体管如上图,CPU就是以硅为原料上制成晶体管,覆上二氧化硅为绝缘层,然后在绝缘层上布金属导线(现在就是铜),独立的晶体管连接成工作单元。
8086CPU的结构与功能
8086CPU 的结构与功能CPU 结构与功能不管什么型号的CPU ，其内部均有这四⼤部件1. ALU ：算术逻辑单元2. ⼯作寄存器：分为数据寄存器和地址寄存器⼯作寄存器的⽬的是为了提⾼运算速度，希望参与运算的数据不从外部存储器去取数据，⽽是在CPU 内部取，所以要有能暂存少量数据的寄存器。
数据寄存器是专门存放数据的，地址寄存器是专门存放地址，进⾏间接寻址⽅式，但当地址寄存器不提供地址时，也可以⽤来暂存数据。
3. 控制器：中央指挥机关4. I/O 控制逻辑电路⼀般CPU 执⾏存储器（按字节组织）⾥⾯指令过程如下：1. CPU 通过控制器部件⾥⾯的程序计数器（PC ）给外部存储器的地址引脚输出地址（通过地址总线AB ），同时CPU 给存储器发送读操作命令；2. 在读操作下，就把这个地址单元的指令代码通过数据总线（DB ），取回来放在指令寄存器⾥⾯（IR ），注意此时因为指令没有执⾏完，所以PC 还不能去往下⼀条指令，IR 没有地⽅放数据。
3. 指令译码器（ID ）不断检测指令寄存器有没有数据，有的话就把指令取⾛放在ID ⾥⾯，取来的指令就被ID 译码分析，就知道这个指令希望CPU 做什么，怎么做；4. ID 通知控制逻辑部件，在相应的控制引脚发出相应的有效命令（读，写等）；5. 此条指令执⾏完，IR 为空，PC ⾃动增加到下⼀条指令的地址，执⾏下⼀条指令流程。
如果指令为n 字节，PC ⾃动增n 。
因为在取指令时候，不能执⾏指令，在执⾏指令时候，不能取指令，因此这种架构CPU 是取指令->执⾏指令->取指令...这样循环下去。
CPU 执⾏效率不⾼。
堆栈由先进后出原则组织的存储器区域，称为堆栈。
单⽚机应⽤中，堆栈是个特殊存储区，堆栈属于RAM 空间的⼀部分，堆栈⽤于函数调⽤、中断切换时保存和恢复现场数据（临时数据）。
对于8006 CPU ⽽⾔，堆栈操作是按字操作。
堆栈单元的地址指针由堆栈指针寄存器SP 的内容提供。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(转)cpu的内部结构
2009-12-09 21:27
cpu的内部结构
1.算术逻辑单元ALU(Arithmetic Logic Unit)
ALU是运算器的核心。
它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。
就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。
2.寄存器组 RS(Register Set或Registers)
RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。
采用寄存器，可以减少CPU 访问内存的次数，从而提高了CPU的工作速度。
但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。
寄存器组可分为专用寄存器和通用寄存器。
专用寄存器的作用是固定的，分别寄存相应的数据。
而通用寄存器用途广泛并可由程序员规定其用途。
通用寄存器的数目因微处理器而异。
3.控制单元(Control Unit)
正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器
IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器
0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。
它根据用
户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。
操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。
4.总线(Bus)
就像工厂中各部位之间的联系渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。
直接和 CPU相连的总线可称为局部总线。
其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。
其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。
CPU的工作流程
由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。
首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。
CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。
在这个过程中，我们注意到从控制单元开
始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
Core架构CPU内部结构示意图
英特尔微处理器现在的内部结构因不同的用途而异。
包括“P5”结构的Pentium、“P6”结构的Pentium Pro/II/III、“NetBurst”结构的Pentium 4/D及至强，以及“Banias”结构的Pentium M与Core Duo。
在这种状况下，服务器和台式机与笔记本微处理器的内部结构是不同的。
这种状况将于2006年3季度得到改善，届时将采用全新的统一架构“Core”。
其结构示意图如下图所示。
指令行数由过去的3个增至4个。
过去的双核产品每个内核分别配备自己的高速缓存。
而Core结构则由2个CPU内核共享高速缓存。
当内核使用相同地址空间的数据时，不再需要通过前端总线交换数据。
除此之外，还追加了从内存中将数据预取至高速缓存的功能，以及一个时钟周期对128位数据包进行运算的SSE指令等。
管线级数为14级。