51单片机CPU内部结构框图
MCS-51单片机的内部结构及引脚
2021/2/4
1
10
谢谢
2021/2/4
1
11
谢谢！
1
5
结构特点：
MCS-51系列单片机为哈佛结构（而非普林斯顿结构） 1）内ROM：4KB 2）内RAM：128B 3）外ROM：64KB 4）外RAM：64KB 5）I / O线： 32根（4埠，每埠8根） 6）定时/计数器：2个16位可编程定时/计数器 7）串行口：全双工，2 根 8）寄存器区：工作寄存器区、在内128B RAM中，分4个区， 9）中断源：5源中断，2级优先 10）堆栈：最深128B 11）布尔处理机：位处理机，某位单独处理 12）指令系统：五大类，111条
MCS-51单片机的内部结 构及引脚
一、单片机硬件结构
内部结构 引脚功能 内存的配置 CPU时序 I / O接口
2021/2/4
1
2
二、 概述
Intel MCS-51 系列单片机三个版本：8031、8051、 8751（8位机）
Intel MCS-96系列机：8096 （16位机） 除此之外，Motorla公司、Zilog公司、Mcrochip相 继推出产品， 各系列产品内部功能、单元组成、指令系统不尽相 同。 Intel公司单片机问世早，系列齐全，兼容性强，所 以得到广泛使用。
作系统总线、扩展外存、I / O接口芯片
2021/2/4
1
4
5、串行输入/输出口（2条） 串行通信、扩展I / O接口芯片
6、定时/计数器（16位、加1计数） 计满溢出、中断标志置位、向CPU提出中断请求，与 CPU之间独立工作
7、时钟电路 内振、外振。 8、中断系统 五源中断、2级优先。
2021/2/4
2021/2/4
MCS-51单片机的逻辑结构及
2.1 MCS-51单片机的逻辑结构及 信号引脚
MCS-51单片机结构框图 MCS-51芯片内部逻辑结构 MCS-51的信号引脚
MCS-51单片机结构框图
MCS-51芯片内部逻辑结构
1.中央处理器（CPU ） 中央处理器CPU是单片机的核心，完成运算和控 制操作。它包括运算器和控制器电路。 1 ）运算器电路 运算器主要用来实现对操作数的算术、逻辑运算 和位操作的。 主要包括算术逻辑运算单元ALU、累加器ACC （A ）、暂存寄存器、B 寄存器、程序状态字PSW、 两个暂存器以及BCD码运算修正电路。
其地址为0003h0023h是五个中断源的中断地址区0003h000ah外部中断0中断地址区000bh0012h定时器计数器0中断地址区0013h001ah外部中断1中断地址区001bh0022h定时器计数器1中断地址区0023h002ah串行中断地址区中断服务程序超过8个字节时在中断地址区的首地址存放一条无条件转移指令转移到中断服务程序
专用寄存器地址表
MCS-51的堆栈操作
后进先出 入栈PUSH 出栈POP 1.堆栈的功用 保护断点 保护现场
2.堆栈的开辟 MCS-51的堆栈只能开辟在芯片内部的数据存储器中。 3.堆栈指示器SP 专用寄存器地址81H SP的内容是堆栈栈顶的地址 系统复位后SP的内容是07H 4.堆栈类型
5.堆栈的使用方法 自动方式 调用子程序或中断时 指令方式 使用堆栈操作指令 PUSH、POP
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY AC F0 RS1 RS0 OV 未用 P
进位标志 辅助进位标志 用户标志 寄存器组选择 寄存器组选择 溢出标志 带符号数加减运算 溢出; 乘法积超过8位；除数为0 奇偶标志
第2节-单片机内部主要部件
一、控制器
控制器由程序计数器、指令寄存器、指令译码器、 定时控制与条件转移逻辑电路等组成，对来自存储器 中的指令进行译码，通过定时电路，在规定的时刻发 出各种操作所需的控制信号，使各部分协调工作，完 成指令所规定的功能。
1、程序计数器 PC是一个16位的专用寄存器，用来存放下一条指 令的地址。CPU取指令时，PC的内容送到地址总线上。 从存储器取出一个指令码后，PC自动加1，指向下一条 指令，即CPU总是把PC的内容作为地址。51系列单片机 的寻址范围为64K，PC中数据范围是0000H～FFFFH，共 64K 。 单 片 机 上 电 或 复 位 时 ， PC 自 动 清 0 ， 装 入 地 址 0000H，保证单片机上电或复位后，程序从0000H开始 执行。
2．指令寄存器IR（Instruction Register） 指令寄存器是一个8位寄存器用于暂存待执行的指
令，等待译码。 3．暂存器TMP
用于暂存进入运算器的数据。 4．指令译码器ID（Instruction Decoder）
指令译码器是对指令寄存器中的指令进行译码，将 指令变为执行此指令所需要的电信号。根据译码器的输 出信号，再经时序电路定时产生执行该指令所需要的各 种控制信号。
一、单片机的RAM 8051单片机芯片中共有256个字节的RAM单元，其
中 128 个 字 节 被 专 用 寄 存 器 占 用 ， 用 户 使 用 的 只 是 前 128B，即通常所说的片内128B数据存储器，它可以用 来存放临时可读写的数据，但在单片机掉电时，RAM单 元所有数据将丢失。单片机对RAM的寻址空间可达64kB。
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY AC F0 RS1 RS0 OV F1
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
51单片机自学笔记(基础部分)
一、51单片机的硬件结构1. 硬件结构框图说明：○1微处理器(CPU)：51单片机含一个8位CPU，与通用的CPU功能基本相同，含运算器和控制器，不仅可以字节处理，还可以位处理。
例如：未处理、查表、状态检测、中断处理等。
○2数据存储器(RAM)：51为128B，52为256B；片外最大可扩展到64K。
○3程序存储器(ROM/EPROM)：8031没有，8051有4K的ROM，8751有4K的EPROM；片外可扩展至64K。
○4中断系统：5个中断源，2级优先权。
○5定时器/计数器：2个16位定时/计数器，四种工作方式。
○6串行口：1个全双工串行口，四种工作方式。
可进行串口通信，扩展并行I/O口，多机通信等。
○7P1、P2、P3、P0口：四个8位并行I/O口。
○8特殊功能寄存器(SFR):共21个，对片内部件进行管理、控制、监视；实际上是一些控制寄存器和状态寄存器，是一个具有特殊功能的RAM区。
2. 引脚排列(1)电源及时钟引脚○1电源引脚：Vcc(40脚)解5V电源、Vss(20脚)接地。
○2时钟引脚：两个始终引脚XTAL1、XTAL2外接晶振，或接晶体与片内反相放大器构成振荡器。
XTAL1(19脚)：内部反相放大器的输入端。
若接晶振则应接地；XTAL2(18脚)：内部反相放大器的输出端。
若采用外部时钟振荡器，该引脚接收时钟振荡信号。
(2)控制引脚○1RST/Vpd(9脚)：复位信号输入，高电平有效。
单片机运行时，此脚持续2个机器周期(24个时钟振荡周期)的高电平，就可复位。
平时应为0.5V低电平；Vpd为第二功能，备用电源输入端。
○2:ALE为地址锁存允许，正常工作时，ALE不断输出正脉冲信号。
当访问外部存储器时，ALE输出信号的负跳变沿用作低8位地址的锁存信号；PROG’为编程脉冲输入端。
○3PSEN’(Program Strobe Enable,29脚)：程序存储器允许输出控制端。
低电平是外部程序存储器选通。
2.1 89C51单片机的内部结构
4. 数据存储器 (1) 功能： 用于存放运算的中间结果、数据暂存和缓冲、 标志位等。
(2) 编址：
FFH 52子系列才有 FFH
SFR分布在 80H-FFH
其中11个可 位寻址
的RAM区
80H 7FH 80H
普通RAM区
89C51 128字节
30H 2FH 20H 1FH 00H
位寻址区 工作寄存器区
片内RAM前32个单元是工作寄存器区(00H—1FH)
FFH 52子系列才有 的RAM区 1FH 18H 17H 10H 0FH 08H 07H 06H 05H 04H 03H 02H 01H 00H
工作寄存器区3
工作寄存器区2
工作寄存器区1
R7 R6 R5 R4 R3 R2 R1 R0
80H 7FH
2
15
1
5
2/3
32
1
5/6
3. 程序存储器 (1) 功能： 用于存放编好的程序和表格常数。 (2) 编址：
0FFFFH
外部 ROM
1000H 0FFFH 内部 ROM 0000H (EA=1) 外部 ROM (EA=0) 0000H 0FFFH
片内ROM和片外ROM取指的速度相同
0000H 0003H 000BH 0013H 001BH 0023H 002BH
51系列单片机的存储器分为数据存储器和程序存储 器，其地址空间，存取指令和控制信号各有一套。
1. 物理结构
片内程序存储器
程序存储器ROM
89C51存储器
片外程序存储器 片内数据存储器 片外数据存储器
数据存储器ROM
2. 逻辑结构
FFH 特 殊 功 能 寄 存 器 80H 7FH 通用 RAM区 位寻址区 30H 2FH 20H 1FH 0FFFH 工作寄 存器区 0000H 0000H 1000H F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H 特 殊 FFFFH 功 能 寄 存 器 中 位 寻 址 F移位功能；位操作。
第2章 MCS-51单片机的内部结构
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
51单片机的内部结构
51单片机的内部结构MCS-51单片机内部结构8051是MCS-51系列单片机的典型产品，我们以这一代表性的机型进行系统的讲解。
8051单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明：·中央处理器：中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。
·数据存储器(RAM)：8051内部有128个8位用户数据存储单元和128个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的的RAM只有128个，可存放读写的数据，运算的中间结果或用户定义的字型表。
·程序存储器(ROM)：8051共有4096个8位掩膜ROM，用于存放用户程序，原始数据或表格。
·定时/计数器(ROM)：8051有两个16位的可编程定时/计数器，以实现定时或计数产生中断用于控制程序转向。
·并行输入输出(I/O)口：8051共有4组8位I/O口(P0、 P1、P2或P3)，用于对外部数据的传输。
·全双工串行口：8051内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。
·中断系统：8051具备较完善的中断功能，有两个外中断、两个定时/计数器中断和一个串行中断，可满足不同的控制要求，并具有2级的优先级别选择。
·时钟电路：8051内置最高频率达12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但8051单片机需外置振荡电容。
单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛(Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿(Princeton)结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
51单片机CPU内部结构框图
2009-07-27 13:40
从上图中我们可以看到，在虚线框内的就是CPU的内部结构了，8位的MCS-51单片机的CPU内部有数术逻辑单元ALU（Arithmetic Logic Unit）、累加器A （8位）、寄存器B（8位）、程序状态字PSW（8位）、程序计数器PC（有时也称为指令指针，即IP，16位）、地址寄存器AR（16位）、数据寄存器DR（8位）、指令寄存器IR（8位）、指令译码器ID、控制器等部件组成。
1、运算器（ALU）的主要功能
A）算术和逻辑运算，可对半字节（一个字节是8位，半个字节就是4位）和单字节数据进行操作。
B）加、减、乘、除、加1、减1、比较等算术运算。
C）与、或、异或、求补、循环等逻辑运算。
D）位处理功能（即布尔处理器）。
由于ALU内部没有寄存器，参加运算的操作数，必须放在累加器A中。
累加器A 也用于存放运算结果。
例如：执行指令 ADD A，B
执行这条指令时，累加器A中的内容通过输入口In_1输入ALU，寄存器B通过内部数据总线经输入口In_2输入ALU，A+B的结果通过ALU的输出口Out、内部数据总线，送回到累加器A。
2、程序计数器PC
PC的作用是用来存放将要执行的指令地址，共16位，可对64K ROM直接寻址，PC低8位经P0口输出，高8位经P2口输出。
也就是说，程序执行到什么地方，程序计数器PC就指到哪里，它始终是跟蹿着程序的执行。
我们知道，用户程序是存放在内部的ROM中的，我们要执行程序就要从ROM中一个个字节的读出来，然后到CPU中去执行，那么ROM具体执行到哪一条呢？这就需要我们的程序计数器PC来指示。
程序计数器PC具有自动加1的功能，即从存储器中读出一个字节的指令码后，PC自动加1（指向下一个存储单元）。
3、指令寄存器IR
指令寄存器的作用就是用来存放即将执行的指令代码。
在这里我们先简单的了解下CPU执行指令的过程，首先由程序存储器（ROM）中读取指令代码送入到指令寄存器，经译码器译码后再由定时与控制电路发出相应的控制信号，从而完成指令的功能。
关于指令在单片机内部的执行过程，我们在后面将会以另一节课来进行详细的讲解。
4、指令译码器ID
用于对送入指令寄存器中的指令进行译码，所谓译码就是把指令转变成执行此指令所需要的电信号。
当指令送入译码器后，由译码器对该指令进行译码，根据译码器输出的信号，CPU控制电路定时地产生执行该指令所需的各种控制信号，使单片机正确的执行程序所需要的各种操作。
5、地址寄存器AR（16位）
AR的作用是用来存放将要寻址的外部存储器单元的地址信息，指令码所在存储单元的地址编码，由程序计数器PC产生，而指令中操作数所在的存储单元地址码，由指令的操作数给定。
从上图中我们可以看到，地址寄存器AR通过地址总线AB与外部存储器相连。
6、数据寄存器DR
用于存放写入外部存储器或I/O端口的数据信息。
可见，数据寄存器对输出数据具有锁存功能。
数据寄存器与外部数据总线DB直接相连。
7、程序状态字PSW
用于记录运算过程中的状态，如是否溢出、进位等。
例如，累加器A的内容83H，执行：
ADD A，#8AH ；累加器A与立即数8AH相加，并把结果存放在A中。
指令后，将产生和的结果为[1]0DH，而累加器A只有8位，只能存放低8位，即0DH，元法存放结果中的最高位B8。
为些，在CPU内设置一个进位标志位C，当执行加法运算出现进位时，进位标志位C为1。
8、时序部件
由时钟电路和脉冲分配器组成，用于产生微操作控制部件所需的定时脉冲信号。