计算机组成原理第九章(改)
合集下载
计算机组成原理第九章课后部分答案
9.2 控制单元的功能是什么？其输入受什么控制？答：控制单元的主要功能是发出各种不同的控制信号。
其输入受时钟信号、指令寄存器的操作码字段、标志和来自系统总线的控制信号的控制。
9.3 什么是指令周期、机器周期和时钟周期？三者有何关系？答：CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度等于主存周期；时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需时间，通常时钟周期等于计算机主频的倒数。
9.4 能不能说机器的主频越快，机器的速度就越快，为什么？解：不能说机器的主频越快，机器的速度就越快。
因为机器的速度不仅与主频有关，还与数据通路结构、时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看综合效果。
9.6 设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有4个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有4个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？解：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。
计算如下：时钟周期=1/8MHz=0.125×10-6s.机器周期=0.125×10-6s×2=0.25×10-6s平均指令周期=0.25×10-6s×4=10-6s平均指令执行速度=1/10-6s=1MIPS当参数改变后：机器周期= 0.125×10-6s×4=0.5×10-6s平均指令周期=0.5×10-6s×4=2×10-6s平均指令执行速度=1/（2×10-6s） =0.5MIPS结论：两个主频相同的机器，执行速度不一定一样。
计算机组成原理第9章习题参考答案
第9章习题(有关虚拟存储器的题目)参考答案3. 下述有关存储器的描述中，正确的是( B、D )A. 多级存储体系由Cache、主存和虚拟存储器构成B. 存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止用户访问不是分配给他的主存区，以达到数据安全与保密的要求。
C. 在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。
D. Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。
5．虚拟段页式存储管理方案的特性为( D )A.空间浪费大、存储共享不易、存储保护容易、不能动态连接。
B.空间浪费小、存储共享容易、存储保护不易、不能动态连接。
C.空间浪费大、存储共享不易、存储保护容易、能动态连接。
D.空间浪费小、存储共享容易、存储保护容易、能动态连接。
6. 某虚拟存储器采用页式存储管理，使用LRU页面替换算法，若每次访问在一个时间单位内完成，页面访问序列如下：1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。
已知主存只允许放4个页面，初始状态时4个页面是全空的，则页面失效次数是___6____。
解答过程：LRU算法的思想：每页设置一个计数器，每次命中一页，该页对应的计数器清零，其他各页的计数器加1；需要替换时，将计数值最大的页换出，所以，对应的访7. 主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位?如页面大小为4KB，则页表长度是多少?解：主存容量为4MB，物理地址22位虚存容量为1GB，虚拟地址30位页表长度，即页面数=1GB/ 4KB=218=256K8. 设某系统采用页式虚拟存储管理，页表存放在内存中。
(1) 如果一次内存访问使用50ns，访问一次主存需用多少时间?(2) 如果增加TLB，忽略查找页表项占用的时间，并且75%的页表访问命中TLB，内存的有效访问时间是多少？解：(1) 若页表存放在主存中，则要实现一次主存访问需两次访问主存：一次是访问页表，确定所存取页面的物理地址；第二次才根据该地址存取页面数据。
计算机组成原理(李小勇)第9章-PPT精品文档
2019/3/23
计算机学院体系结构中心
9.1.4操作系统的硬件环境 存储管理：系统硬件通过存储管理部件支持操作 系统实现多级存储体系和存储保护功能。在后 面将详尽讨论与存储管理相关的问题。
计算机学院体系结构中心
2019/3/23
9.2 调度
9.2.1进程 1、进程的概念： 操作系统除了负责管理用户程序的执行外，也需要处 理各种系统任务。在操作系统中，通常使用进程 (process)这一概念描述程序的动态执行过程。 程序是静态实体； 进程是动态实体，是执行中的程序。进程不仅仅包 含程序代码，也包含了当前的状态（这由程序计数 器和处理机中的相关寄存器表示）和资源。因此， 如果两个用户用同样一段代码分别执行相同功能的 程序，那么其中的每一个都是一个独立的进程。虽
操作系统是管理计算机资源并为用户 提供服务的系统软件，作为硬件与应用软件 之间的接口，操作系统起着承上启下的作用。 了解操作系统与硬件之间的相互关系有助于 理解计算机系统的整体工作过程。本章仅就 操作系统与硬件关系最密切的处理机调度与 存储管理问题进行讨论。
计算机学院体系结构中心
2019/3/23
9.1操作系统概述
计算机学院体系结构中心 2019/3/23
9.1.2操作系统的功能
操作系统的核心任务：管理计算机系统中的资源。 从资源管理的角度来看，作为资源管理器的操作系 统对计算机硬件资源的管理主要体现在以下三个 方面： 处理器管理 存储器管理 设备管理
计算机学院体系结构中心
2019/3/23
9.1.2操作系统的功能
计算机学院体系结构中心
2019/3/23
9.2.2 调度的层次
调度的层次： 高级调度：作业调度 中级调度：内存调度 低级调度：进程调度
计算机学院体系结构中心
9.1.4操作系统的硬件环境 存储管理：系统硬件通过存储管理部件支持操作 系统实现多级存储体系和存储保护功能。在后 面将详尽讨论与存储管理相关的问题。
计算机学院体系结构中心
2019/3/23
9.2 调度
9.2.1进程 1、进程的概念： 操作系统除了负责管理用户程序的执行外，也需要处 理各种系统任务。在操作系统中，通常使用进程 (process)这一概念描述程序的动态执行过程。 程序是静态实体； 进程是动态实体，是执行中的程序。进程不仅仅包 含程序代码，也包含了当前的状态（这由程序计数 器和处理机中的相关寄存器表示）和资源。因此， 如果两个用户用同样一段代码分别执行相同功能的 程序，那么其中的每一个都是一个独立的进程。虽
操作系统是管理计算机资源并为用户 提供服务的系统软件，作为硬件与应用软件 之间的接口，操作系统起着承上启下的作用。 了解操作系统与硬件之间的相互关系有助于 理解计算机系统的整体工作过程。本章仅就 操作系统与硬件关系最密切的处理机调度与 存储管理问题进行讨论。
计算机学院体系结构中心
2019/3/23
9.1操作系统概述
计算机学院体系结构中心 2019/3/23
9.1.2操作系统的功能
操作系统的核心任务：管理计算机系统中的资源。 从资源管理的角度来看，作为资源管理器的操作系 统对计算机硬件资源的管理主要体现在以下三个 方面： 处理器管理 存储器管理 设备管理
计算机学院体系结构中心
2019/3/23
9.1.2操作系统的功能
计算机学院体系结构中心
2019/3/23
9.2.2 调度的层次
调度的层次： 高级调度：作业调度 中级调度：内存调度 低级调度：进程调度
计算机组成原理第09章.
MARi MDRO
CPU 内 部 总 线
Y
ALU Z
(3) ADD @ X 执行周期 时钟
• MDR
MDRO
MAR
MARi
地址线
•1 R
• 数据线
• MDR
MDRO
MDR
Y ALU
Yi
地址线 数据线
• AC
ACO
ALU
ALUi
•（AC）+（Y） Z
•Z
ZO
2021/5/31
AC
ACi
控制信号
…
控制信号
入 X1 X2
RST7.5 7 34 IO/M
RST6.5 8 RST5.5 9
33 S1 32 RD
INTR 10 31 WR
出 CLK ALE S0 S1 IO/M RD WR
(3) 存储器和 I/O 初始化
入 HOLD Ready 出 HLDA
2021/5/31
INTA 11 30 ALE
AD0 12 29 S0 AD1 13 28 A15 AD2 14 27 A14 AD3 15 26 A13 AD4 16 25 A12 AD5 17 24 A11 AD6 18 23 A10 AD7 19 22 A9 Vss 20 21 A8
(1) CPU 内的各种控制信号
Ri Rj (PC) + 1 PC ALU ＋、－、与、或 ……
(2) 送至控制总线的信号
MREQ IO/M
访存控制信号
访 IO/ 存储器的控制信号
RD
读命令
WR
写命令
INTA
中断响应信号
2021/5/31
HLDA
总线响应信号
计算机组成原理课后答案第二版唐朔飞第九章省公共课一等奖全国赛课获奖课件
第12页
11. 设CPU内部结构如图9.4所表 示，另外还设有B、C、D、E、H、L 六个存放器，它们各自输入和输出端 都与内部总线相通，并分别受控制信 号控制（如Bi为存放器B输入控制；Bo 为存放器B输出控制）。要求从取指 令开始，写出完成以下指令所需全部 微操作和控制信号。 （1）ADD B，C；((B)+(C) B) （2）SUB A，H；((AC)-(H) AC)
第27页
14. 设单总线计算机结构如图9.5所表示，其中 M为主存，XR为变址存放器，EAR为有效地址 存放器，LATCH为锁存器。假设指令地址已存 于PC中，画出“LDA * D”和“SUB D(XR)”指 令周期信息流程图，并列出对应控制信号序列。
说明：
（1） “LDA * D”指令字中*表示相对寻址， D为相对位移量。
（AC）–（H）Z
ZAC
Ho，Yi ACo，ALUi，– Zo，ACi
第18页
12. CPU结构同上题，写出完成 以下指令所需全部微操作和控制信号 （包含取指令）。
（1）存放器间接寻址无条件转移 指令“JMP @ B”。
（2）间接寻址存数指令“STA @ X”。
解：解题方法步骤同上题。 （1） “JMP @ B”指令流程图和 全部微操作控制信号以下：
第2页
4. 能不能说CPU主频越快，计算 机运行速度就越快？为何？
解：不能说机器主频越快，机器 速度就越快。因为机器速度不但与主 频相关，还与数据通路结构、时序分 配方案、ALU运算能力、指令功效强 弱等各种原因相关，要看综合效果。
第3页
5. 设机器ACPU主频为8MHz，机 器周期含4个时钟周期，且该机平均指 令执行速度是0.4MIPS，试求该机平均 指令周期和机器周期，每个指令周期 中含几个机器周期？假如机器BCPU主 频为12MHz，且机器周期也含4个时钟 周期，试问B机平均指令执行速度为多 少MIPS?
11. 设CPU内部结构如图9.4所表 示，另外还设有B、C、D、E、H、L 六个存放器，它们各自输入和输出端 都与内部总线相通，并分别受控制信 号控制（如Bi为存放器B输入控制；Bo 为存放器B输出控制）。要求从取指 令开始，写出完成以下指令所需全部 微操作和控制信号。 （1）ADD B，C；((B)+(C) B) （2）SUB A，H；((AC)-(H) AC)
第27页
14. 设单总线计算机结构如图9.5所表示，其中 M为主存，XR为变址存放器，EAR为有效地址 存放器，LATCH为锁存器。假设指令地址已存 于PC中，画出“LDA * D”和“SUB D(XR)”指 令周期信息流程图，并列出对应控制信号序列。
说明：
（1） “LDA * D”指令字中*表示相对寻址， D为相对位移量。
（AC）–（H）Z
ZAC
Ho，Yi ACo，ALUi，– Zo，ACi
第18页
12. CPU结构同上题，写出完成 以下指令所需全部微操作和控制信号 （包含取指令）。
（1）存放器间接寻址无条件转移 指令“JMP @ B”。
（2）间接寻址存数指令“STA @ X”。
解：解题方法步骤同上题。 （1） “JMP @ B”指令流程图和 全部微操作控制信号以下：
第2页
4. 能不能说CPU主频越快，计算 机运行速度就越快？为何？
解：不能说机器主频越快，机器 速度就越快。因为机器速度不但与主 频相关，还与数据通路结构、时序分 配方案、ALU运算能力、指令功效强 弱等各种原因相关，要看综合效果。
第3页
5. 设机器ACPU主频为8MHz，机 器周期含4个时钟周期，且该机平均指 令执行速度是0.4MIPS，试求该机平均 指令周期和机器周期，每个指令周期 中含几个机器周期？假如机器BCPU主 频为12MHz，且机器周期也含4个时钟 周期，试问B机平均指令执行速度为多 少MIPS?
计算机组成原理9PPT课件
第9章 输入输出(I/O)接口
2021/3/12
1
第9章 输入输出(I/O)接口
❖9.1 输入输出接口概述 ❖9.2 I/O接口的组成与工作原理 ❖9.3 中断系统 ❖9.4 DMA技术 ❖9.5 通道技术
2021/3/12
2
9.1 输入输出接口概述
一、输入输出系统的发展概况
1. 无I/O技术
2. 程序查询I/O方式
（“忙”、“就绪”、“中断请求”）
2021/3/12
14
返回首页
9.2 I/O接口的组成与工作原理
❖1．I/O接口的功能与组成
接口的主要功能有：
（1）地址识别与设备选择
（2）接收、保存CPU的I/O控制命令
（3）反映外设的工作状态
（4）信号转换
（5）数据格式、码制的转换与数据检错/纠错
（6）传送数据
是主机与“外部世界”的连接电路，负责 “中转”各种信息。
2021/3/12
13
返回首页
9.2 I/O接口的组成与工作原理
❖为什么要设置接口？
▪ 1. 实现设备的选择 ▪ 2. 实现数据缓冲达到速度匹配 ▪ 3. 实现数据 串 ---并格式转换 ▪ 4. 实现电平转换 ▪ 5. 传送控制命令 ▪ 6. 反映设备的状态
（7）中断
2021/3/12
15
返回首页
9.2 I/O接口的组成与工作原理
❖接口和端口
▪ 接口由数据缓冲寄存器DBR、状态寄存器、命 令寄存器、端口地址译码、控制逻辑和中断逻 辑组成。
▪ CPU了解外设的状态、控制外设的工作、与外 设交换数据，都是通过接口中用户可见的寄存 器——端口的“读/写”来实现的。
位
(3) 2021/3/12 同步工作采用同步6时标
2021/3/12
1
第9章 输入输出(I/O)接口
❖9.1 输入输出接口概述 ❖9.2 I/O接口的组成与工作原理 ❖9.3 中断系统 ❖9.4 DMA技术 ❖9.5 通道技术
2021/3/12
2
9.1 输入输出接口概述
一、输入输出系统的发展概况
1. 无I/O技术
2. 程序查询I/O方式
（“忙”、“就绪”、“中断请求”）
2021/3/12
14
返回首页
9.2 I/O接口的组成与工作原理
❖1．I/O接口的功能与组成
接口的主要功能有：
（1）地址识别与设备选择
（2）接收、保存CPU的I/O控制命令
（3）反映外设的工作状态
（4）信号转换
（5）数据格式、码制的转换与数据检错/纠错
（6）传送数据
是主机与“外部世界”的连接电路，负责 “中转”各种信息。
2021/3/12
13
返回首页
9.2 I/O接口的组成与工作原理
❖为什么要设置接口？
▪ 1. 实现设备的选择 ▪ 2. 实现数据缓冲达到速度匹配 ▪ 3. 实现数据 串 ---并格式转换 ▪ 4. 实现电平转换 ▪ 5. 传送控制命令 ▪ 6. 反映设备的状态
（7）中断
2021/3/12
15
返回首页
9.2 I/O接口的组成与工作原理
❖接口和端口
▪ 接口由数据缓冲寄存器DBR、状态寄存器、命 令寄存器、端口地址译码、控制逻辑和中断逻 辑组成。
▪ CPU了解外设的状态、控制外设的工作、与外 设交换数据，都是通过接口中用户可见的寄存 器——端口的“读/写”来实现的。
位
(3) 2021/3/12 同步工作采用同步6时标
计算机组成原理-第27-28讲(第9章)
计 算 机 学 院
12
DMA方式的不足之处：首先， DMA方式的不足之处：首先，对外围设备的管理和 方式的不足之处 某些操作的控制仍需由CPU承担。其次，当多个DMA CPU承担 某些操作的控制仍需由CPU承担。其次，当多个DMA 同时使用时，会增加引起访问主存的冲突。 同时使用时，会增加引起访问主存的冲突。
13
计算机组成原理
9．1．2 I/O设备数据传送控制方式 ． ． 设备数据传送控制方式
采用通道方式组织输入输出系统，多使用主机采用通道方式组织输入输出系统，多使用主机-通 设备控制器-I/O设备四级连接方式 设备四级连接方式。 道-设备控制器-I/O设备四级连接方式。通道通过 执行通道程序实施对I/O系统的统一管理和控制， I/O系统的统一管理和控制 执行通道程序实施对I/O系统的统一管理和控制， 因此，它是完成输入输出操作的主要部件。 因此，它是完成输入输出操作的主要部件。 CPU启动通道后 启动通道后， 在CPU启动通道后，通道自动去内存取出通道指令 并执行指令。直到数据交换过程结束向CPU CPU发出中 并执行指令。直到数据交换过程结束向CPU发出中 断请求，进行通道结束处理工作。 断请求，进行通道结束处理工作。
9
计算机组成原理
9．1．2 I/O设备数据传送控制方式 ． ． 设备数据传送控制方式
2．程序中断传送方式 在程序中断传送（ transfer） 在程序中断传送（program interrupt transfer） 方式中，通常在程序中安排一条指令，发出START 方式中，通常在程序中安排一条指令，发出START 信号启动外围设备，然后机器继续执行程序。 信号启动外围设备，然后机器继续执行程序。当外 围设备完成数据传送的准备后，便向CPU CPU发 围设备完成数据传送的准备后，便向CPU发“中断 请求” INT）信号。CPU接到请求后若可以停止正 请求”（INT）信号。CPU接到请求后若可以停止正 在执行的程序，则在一条指令执行完后（ 在执行的程序，则在一条指令执行完后（非流水线 计算机），转去执行“中断服务程序” ），转去执行 计算机），转去执行“中断服务程序”，完成数据 传送工作，通常一次传送一个字节或一个字。 传送工作，通常一次传送一个字节或一个字。传送 完毕仍返回原来的程序。 完毕仍返回原来的程序。
计算机组成原理第九章课件(白中英编科学出版社)
计算机组成原理
⊙第九章并行组织
计算机组成原理
任课教师：赵孟德 上海电机学院
计算机组成原理
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
机群具有低费用、可扩展且故障分离的优 势；有许多大型机的应用更适合在松散连 接的机器上运行，例如网络服务公司的文 件服务器、Web服务器，还有数据库领域、 科学计算市场
计算机组成原理
多线程技术
⊙第九章并行组织
进程(process)是可以独立运行的一段代码
多个处理器可以执行同一个程序并共享程序代码 和地址空间。当多个进程用这种方式共享程序代 码和地址空间时，常被称之为线程(thread)
寄存器-寄存器向量结构
– 所有向量操作是在向量寄存器之间进行（除向 量读取和存储）
– 对应标量的寄存器-寄存器（load-store）结构 – 图9.12
计算机组成原理
向量机的特点
⊙第九章并行组织
一条指令执行大量运算（相当于标量处理的一个 循环）
– 减少了大量取指操作
每个结果都与前一个结果不相关
退出逻辑跟踪两个逻辑处理器 交替以程序顺序退出微操作
计算机组成原理
⊙第九章并行组织
第9章教学要求
了解互连网络的作用
区别标量处理和向量处理，了解向量处理机和阵 列处理机的概念
了解多处理机系统和机群系统的概念
END
计算机组成原理
第九章 小结
⊙第九章并行组织
计算机组成原理
⊙第九章并行组织
本章小结
⊙第九章并行组织
⊙第九章并行组织
计算机组成原理
任课教师：赵孟德 上海电机学院
计算机组成原理
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
机群具有低费用、可扩展且故障分离的优 势；有许多大型机的应用更适合在松散连 接的机器上运行，例如网络服务公司的文 件服务器、Web服务器，还有数据库领域、 科学计算市场
计算机组成原理
多线程技术
⊙第九章并行组织
进程(process)是可以独立运行的一段代码
多个处理器可以执行同一个程序并共享程序代码 和地址空间。当多个进程用这种方式共享程序代 码和地址空间时，常被称之为线程(thread)
寄存器-寄存器向量结构
– 所有向量操作是在向量寄存器之间进行（除向 量读取和存储）
– 对应标量的寄存器-寄存器（load-store）结构 – 图9.12
计算机组成原理
向量机的特点
⊙第九章并行组织
一条指令执行大量运算（相当于标量处理的一个 循环）
– 减少了大量取指操作
每个结果都与前一个结果不相关
退出逻辑跟踪两个逻辑处理器 交替以程序顺序退出微操作
计算机组成原理
⊙第九章并行组织
第9章教学要求
了解互连网络的作用
区别标量处理和向量处理，了解向量处理机和阵 列处理机的概念
了解多处理机系统和机群系统的概念
END
计算机组成原理
第九章 小结
⊙第九章并行组织
计算机组成原理
⊙第九章并行组织
本章小结
⊙第九章并行组织
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
将一个机器周期分成若干个时间相等的 时间段（节拍、状态、时钟周期） 用时钟周期控制产生一个或几个微操作命令 一个机器周期内可完成若干个微操作
9.2
2. 时钟周期（节拍、状态）
时钟周期
9.2
CLK
T0 T1
T2
T3
T0 T1 T2 T3 T0 T1 T2 T3
机器周期 机器周期
3. 多级时序系统
一个指令周期含若干个机器周期
C1
C4
标志 …
ALU
控制信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M D R C5 PC C3 AC
9.2
ADD @ X 间址周期
IR
控制 信号 …
C1
ALU M A R 时钟 CU … 标志 …
控制信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M M D D R R C5 PC IR C7 … … C1 ALU M A R 时钟 CU … 标志 … C6 AC C8
(2) 采用不同节拍的机器周期
节拍 (状态) T0 T1 T2 T3 T0 T1 T2
9.2
机器周期 机器周期 （取指令） （执行指令） 指令周期
T0
T1
T2
T3
T0
T1
T2
T3
T
T
延长 机器周期 （取指令） 机器周期 （执行指令）
(3) 采用中央控制和局部控制相结合的方法
取指周期 T0 T1 T2 T3 执行周期
9.1
ACC
ACC R(ACC), ACC0 L(ACC), ACC0 ACC0 ACCn
(2) COM 取反 (3) SHR 算术右移
(4) CSL 循环左移
(5) STP 停机指令
0
G
2. 访存指令
(1) 加法指令 ADD X
Ad(IR) 1 R MDR ACC MAR
9.1
M(MAR)
(ACC) + (MDR)
MAR
MARi
ALU
MDR AC
MDRO ACi ACO
CPU 内 部 总 线
• AC
ACO
ALU
ALUi
•（AC）+（Y） •Z
ZO
Z
控制信号
…
Y
ALU Z
Yi
ALUi ZO
AC
ACi
三、多级时序系统
1. 机器周期
机器周期的概念 所有指令执行过程中的一个基准时间
9.2
2. 时钟周期（节拍、状态）
9.2
3. 机器周期和节拍（状态）与控制信号的关系
T1
9.2
T3
3MHZ CLK A15~A8
M1 T2 T3
T4
T1
M2 T2
T3
T1
M3 T2
PCH PCL Instr PCL
PCH byte
IO PORT IO PORT ACC
AD7~AD0
ALE RD
WR
IO/M
PC out PC+1 Ins IR X PC out PC+1 By Z Z out A Port
(2) 定时和控制信号
入 X1 X2
出 CLK ALE IO/M RD
S0 S1 WR
(3) 存储器和 I/O 初始化
入 HOLD Ready 出 HLDA
Vcc HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8
9.2
PC
＋、－、与、或 ……
(2) 送至控制总线的信号
MREQ IO/M 访存控制信号 访 IO/ 存储器的控制信号 读命令 写命令
RD
WR INTA HLDA
中断响应信号
总线响应信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M D R
9.2
以 ADD @ X 为例
取指周期
C3 PC C0 M A R 时钟 CU … IR 控制 信号 … AC
Trap 重新启动中断
(5) CPU 初始化
入 出 Reset in Reset out
(6) 电源和地
Vcc +5V
Vss
地
Vcc HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8
第九章 控制单元的功能
9.1 操作命令的分析 9.2 控制单元的功能
9.1 操作命令的分析
完成一条指令分 4 个工作周期
取指周期 间址周期
执行周期 中断周期
9.1 操作命令的分析
一、取指周期
PC 1 R MDR
PC
MAR
地址线
CPU
地 址 总 线
数 据 总 线
控 制 总 线
M ( MAR ) MDR ( PC ) + 1 IR
9.2
(4) 与中断有关的信号
入 出 INTR INTA
X1 X2 Reset out SOD SID Trap RST7.5 RST6.5 RST5.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
A0 •Ad ( IR ) + A0 ( PC )
4. 三类指令的指令周期
非访存 指令周期 直接访存 指令周期 间接访存 指令周期
取指周期 执行周期
9.1
取指周期
执行周期
取指周期
间址周期
执行周期
程序断点存入 “ 0 ” 地址 0 1 PC MDR MAR W MDR M ( MAR ) 程序断点 进栈 ( SP ) – 1 1 PC MDR W MDR M ( MAR ) MAR
9.2
ADD @ X 执行周期
控制 信号
控制信号
2. 采用 CPU 内部总线方式
(1) ADD @ X 取指周期
• PC
PCO 时钟
控制信号
… CU CU
IR
9.2
IRi
MAR
MARi
地址线
PC PC
PCO MARi
• CU 发读命令 1
• 数据线
R
地址线 数据线
MAR MDR MDR AC
MDR
MAR +1 CU MDR
存储器
IR
PC
二、间址周期
指令形式地址 Ad ( IR ) 1 R MDR
IR
9.1
地 址 总 线 MAR 数 据 总 线 控 制 总 线
MAR
CPU
MAR
存储器
M ( MAR )
CU
MDR
MDR
Ad ( IR )
三、执行周期
1. 非访存指令
(1) CLA 清A 0
ACC L(ACC) R(ACC)
(1) Reset
(2) 连续 和 单条 指令执行转换开关 (3) 符合停机开关
五、多级时序系统实例分析
1. 8085 的组成
INTA INTR SID SOD
9.2
中断控制
8位内部数据总线
I/O控制
AC(8)
TR(8)
FR(5)
IR(8)
指令译码 和 机器周期 编码
B（8） C（8） D（8） E（8） H（8） L（8） SP（16） PC（16） IDAL（16）
(2) 存数指令
STA X
Ad(IR) 1
ACC MDR
MAR
W
MDR M(MAR)
(3) 取数指令
LDA X
Ad ( IR ) 1 R MDR MAR
9.1
M ( MAR ) MDR ACC
3. 转移指令
(1) 无条件转 JMP X
Ad ( IR ) PC
(2) 条件转移
BAN X
（负则转）
PC
MDR MDR AC Y
MARi
• 数据线
数据线
MDRO
CPU 内 部 总 线
• MDR
MDRO
有效地址
Ad（IR）
控制信号
…
ALU
Z
(3) ADD @ X 执行周期
• MDR
MDRO
控制信号
时钟
… CU
9.2
MAR
MARi
地址线
IR
PC
•1
R MDR
Y
Yi 地址线 数据线
• 数据线
• MDR
MDRO
9.2
机器周期 指令周期
T0
T1
T2
T3
T0
T1
T2
T3 T* T* 局部控制节拍 T*
T0
T1
中央控制节拍
中央控制节拍
局部控制的节拍宽度与 中央控制的节拍宽度一致
2. 异步控制方式
无基准时标信号
9.2
无固定的周期节拍和严格的时钟同步 采用 应答方式
3. 联合控制方式
同步与异步相结合
4. 人工控制方式
9.1
向量地址 中断识别程序入口地址 M PC 向量地址 PC PC 0 EINT（置“0”） 0 EINT（置“0”）
9.2
2. 时钟周期（节拍、状态）
时钟周期
9.2
CLK
T0 T1
T2
T3
T0 T1 T2 T3 T0 T1 T2 T3
机器周期 机器周期
3. 多级时序系统
一个指令周期含若干个机器周期
C1
C4
标志 …
ALU
控制信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M D R C5 PC C3 AC
9.2
ADD @ X 间址周期
IR
控制 信号 …
C1
ALU M A R 时钟 CU … 标志 …
控制信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M M D D R R C5 PC IR C7 … … C1 ALU M A R 时钟 CU … 标志 … C6 AC C8
(2) 采用不同节拍的机器周期
节拍 (状态) T0 T1 T2 T3 T0 T1 T2
9.2
机器周期 机器周期 （取指令） （执行指令） 指令周期
T0
T1
T2
T3
T0
T1
T2
T3
T
T
延长 机器周期 （取指令） 机器周期 （执行指令）
(3) 采用中央控制和局部控制相结合的方法
取指周期 T0 T1 T2 T3 执行周期
9.1
ACC
ACC R(ACC), ACC0 L(ACC), ACC0 ACC0 ACCn
(2) COM 取反 (3) SHR 算术右移
(4) CSL 循环左移
(5) STP 停机指令
0
G
2. 访存指令
(1) 加法指令 ADD X
Ad(IR) 1 R MDR ACC MAR
9.1
M(MAR)
(ACC) + (MDR)
MAR
MARi
ALU
MDR AC
MDRO ACi ACO
CPU 内 部 总 线
• AC
ACO
ALU
ALUi
•（AC）+（Y） •Z
ZO
Z
控制信号
…
Y
ALU Z
Yi
ALUi ZO
AC
ACi
三、多级时序系统
1. 机器周期
机器周期的概念 所有指令执行过程中的一个基准时间
9.2
2. 时钟周期（节拍、状态）
9.2
3. 机器周期和节拍（状态）与控制信号的关系
T1
9.2
T3
3MHZ CLK A15~A8
M1 T2 T3
T4
T1
M2 T2
T3
T1
M3 T2
PCH PCL Instr PCL
PCH byte
IO PORT IO PORT ACC
AD7~AD0
ALE RD
WR
IO/M
PC out PC+1 Ins IR X PC out PC+1 By Z Z out A Port
(2) 定时和控制信号
入 X1 X2
出 CLK ALE IO/M RD
S0 S1 WR
(3) 存储器和 I/O 初始化
入 HOLD Ready 出 HLDA
Vcc HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8
9.2
PC
＋、－、与、或 ……
(2) 送至控制总线的信号
MREQ IO/M 访存控制信号 访 IO/ 存储器的控制信号 读命令 写命令
RD
WR INTA HLDA
中断响应信号
总线响应信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M D R
9.2
以 ADD @ X 为例
取指周期
C3 PC C0 M A R 时钟 CU … IR 控制 信号 … AC
Trap 重新启动中断
(5) CPU 初始化
入 出 Reset in Reset out
(6) 电源和地
Vcc +5V
Vss
地
Vcc HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8
第九章 控制单元的功能
9.1 操作命令的分析 9.2 控制单元的功能
9.1 操作命令的分析
完成一条指令分 4 个工作周期
取指周期 间址周期
执行周期 中断周期
9.1 操作命令的分析
一、取指周期
PC 1 R MDR
PC
MAR
地址线
CPU
地 址 总 线
数 据 总 线
控 制 总 线
M ( MAR ) MDR ( PC ) + 1 IR
9.2
(4) 与中断有关的信号
入 出 INTR INTA
X1 X2 Reset out SOD SID Trap RST7.5 RST6.5 RST5.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
A0 •Ad ( IR ) + A0 ( PC )
4. 三类指令的指令周期
非访存 指令周期 直接访存 指令周期 间接访存 指令周期
取指周期 执行周期
9.1
取指周期
执行周期
取指周期
间址周期
执行周期
程序断点存入 “ 0 ” 地址 0 1 PC MDR MAR W MDR M ( MAR ) 程序断点 进栈 ( SP ) – 1 1 PC MDR W MDR M ( MAR ) MAR
9.2
ADD @ X 执行周期
控制 信号
控制信号
2. 采用 CPU 内部总线方式
(1) ADD @ X 取指周期
• PC
PCO 时钟
控制信号
… CU CU
IR
9.2
IRi
MAR
MARi
地址线
PC PC
PCO MARi
• CU 发读命令 1
• 数据线
R
地址线 数据线
MAR MDR MDR AC
MDR
MAR +1 CU MDR
存储器
IR
PC
二、间址周期
指令形式地址 Ad ( IR ) 1 R MDR
IR
9.1
地 址 总 线 MAR 数 据 总 线 控 制 总 线
MAR
CPU
MAR
存储器
M ( MAR )
CU
MDR
MDR
Ad ( IR )
三、执行周期
1. 非访存指令
(1) CLA 清A 0
ACC L(ACC) R(ACC)
(1) Reset
(2) 连续 和 单条 指令执行转换开关 (3) 符合停机开关
五、多级时序系统实例分析
1. 8085 的组成
INTA INTR SID SOD
9.2
中断控制
8位内部数据总线
I/O控制
AC(8)
TR(8)
FR(5)
IR(8)
指令译码 和 机器周期 编码
B（8） C（8） D（8） E（8） H（8） L（8） SP（16） PC（16） IDAL（16）
(2) 存数指令
STA X
Ad(IR) 1
ACC MDR
MAR
W
MDR M(MAR)
(3) 取数指令
LDA X
Ad ( IR ) 1 R MDR MAR
9.1
M ( MAR ) MDR ACC
3. 转移指令
(1) 无条件转 JMP X
Ad ( IR ) PC
(2) 条件转移
BAN X
（负则转）
PC
MDR MDR AC Y
MARi
• 数据线
数据线
MDRO
CPU 内 部 总 线
• MDR
MDRO
有效地址
Ad（IR）
控制信号
…
ALU
Z
(3) ADD @ X 执行周期
• MDR
MDRO
控制信号
时钟
… CU
9.2
MAR
MARi
地址线
IR
PC
•1
R MDR
Y
Yi 地址线 数据线
• 数据线
• MDR
MDRO
9.2
机器周期 指令周期
T0
T1
T2
T3
T0
T1
T2
T3 T* T* 局部控制节拍 T*
T0
T1
中央控制节拍
中央控制节拍
局部控制的节拍宽度与 中央控制的节拍宽度一致
2. 异步控制方式
无基准时标信号
9.2
无固定的周期节拍和严格的时钟同步 采用 应答方式
3. 联合控制方式
同步与异步相结合
4. 人工控制方式
9.1
向量地址 中断识别程序入口地址 M PC 向量地址 PC PC 0 EINT（置“0”） 0 EINT（置“0”）