计算机组成原理第八章课后部分答案
《计算机组成原理》各章练习参考答案
《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理，是操作系统的功能。
15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU，CPU和主存构成主机。
19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号，该编号称为地址。
21.现代计算机存储系统一般由高速缓存、主存和辅存构成。
22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。
二.单选1.存储器用来存放( C )。
A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中，正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。
《计算机组成原理》课后题答案_清华大学出版_秦磊华_吴非··
1、l 解释下列名词摩尔定律:对集成电路上可容纳的晶体管数目、性能与价格等发展趋势的预测,其主要内容就是:成集电路上可容纳的晶体管数量每18个月翻一番,性能将提高一倍,而其价格将降低一半。
主存: 计算机中存放正在运行的程序与数据的存储器,为计算机的主要工作存储器,可随机存取。
控制器:计算机的指挥中心,它使计算机各部件自动协调地工作。
时钟周期:时钟周期就是时钟频率的倒数,也称为节拍周期或T周期,就是处理操作最基本的时间单位。
多核处理器:多核处理器就是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。
字长:运算器一次运算处理的二进制位数。
存储容量: 存储器中可存二进制信息的总量。
CPI:指执行每条指令所需要的平均时钟周期数。
MIPS:用每秒钟执行完成的指令数量作为衡量计算机性能的一个指标,该指标以每秒钟完成的百万指令数作为单位。
CPU时间:计算某个任务时CPU实际消耗的时间,也即CPU真正花费在某程序上的时间。
计算机系统的层次结构:计算机系统的层次结构由多级构成,一般分成5级,由低到高分别就是:微程序设计级,机器语言级,操作系统级,汇编语言级,高级语言级。
基准测试程序:把应用程序中使用频度最高的那那些核心程序作为评价计算机性能的标准程序。
软/硬件功能的等价性:从逻辑功能的角度来瞧,硬件与软件在完成某项功能上就是相同的,称为软/硬件功能就是等价的,如浮点运算既可以由软件实现,也可以由专门的硬件实现。
固件:就是一种软件的固化,其目的就是为了加快软件的执行速度。
可靠性:可靠性就是指系统或产品在规定的条件与规定的时间内,完成规定功能的能力。
产品可靠性定义的要素就是三个“规定”:“规定条件”、“规定时间”与“规定功能”。
MTTF:平均无故障时间,指系统自使用以来到第一次出故障的时间间隔的期望值。
MTTR:系统的平均修复时间。
MTBF:平均故障间隔时间,指相邻两次故障之间的平均工作时间。
可用性:指系统在任意时刻可使用的概率,可根据MTTF、MTTR与MTBF等指标计算处系统的可用性。
《计算机组成原理》课后习题答案
第1章计算机组成原理考试大纲第一章计算机体系结构和计算机组成冯。
诺伊曼体系的特点Amdahl定律第二章数制和数制转换各种码制的表示和转换浮点数的表示补码加减法布思算法浮点数的加减法海明码的计算练习：5，6，7，8，101、已知X=19，Y=35，用布思算法计算X×Y和X×(-Y)。
2、使用IEEE 754标准格式表示下列浮点数：-5，-1.5，1/16，-6，384，-1/32。
3、已知X=-0.1000101×2-111，Y=0.0001010×2-100。
试计算X+Y，X-Y，X×Y和X/Y。
4、某浮点数字长12位，其中阶符1位，阶码数值3位，尾符1位，尾数数值7位，阶码和尾数均用补码表示。
它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？5、求有效信息位为01101110的海明码校验码。
第三章练习：5解释下列概念：PROM，EPROM，E2PROM，Flash memory，FPGA，SRAM和DRAM。
第四章总线的分类总线操作周期的四个传输阶段总线仲裁的概念及其分类异步通信方式的种类总线的最大传输率第五章存储器的分类存储容量的扩展RAID的概念、特点以及分类Cache的地址映射Cache的写策略Cache的性能分析3C练习：4，5，71．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少?用下列存储芯片时，各需要多少片?1K×4位，2K×8位，4K×4位，16K×l位，4K×8位，8K×8位2．现有1024×l的存储芯片，若用它组成容量为16K×8的存储器。
(1)实现该存储器所需的芯片数量?(2)若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总数是多少?几位用于选片?几位用作片内地址?(3)画出各芯片的连接逻辑图。
计算机组成原理第8章习题指导
第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100ns，求流水线的实际吞吐率。
（5）求该流水处理器的加速比。
解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。
（2）非流水线时空图如图8.1（b）所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
（3）流水线时空图如图8.1（c）所示。
由图可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。
而非流水线处理10条指令需4×10 = 40个时钟周期。
故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。
表8.1 例8.2各中断源对应的屏蔽字中断源 屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。
（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
计算机组成原理课后答案(第二版)_唐朔飞_第八章
t
26. 设某机配有A、B、C三台设备， 其优先级按A→B→C降序排列，为改 变中断处理次序，它们的中断屏蔽字 设置如下：
设备 A B C 屏蔽字 111 010 011
请按下图所示时间轴给出的设备 请求中断的时刻，画出CPU执行程序 的轨迹。设A、B、C中断服务程序的 执行时间均为20s。
向量编码器——向量中断时，用 来产生向量地址； 中断允许触发器（EINT）—— CPU中的中断总开关，完成开、关中 断状态的设置； 中断标记触发器（INT）——用来 建立中断周期状态。INT=1，表示进 入中断周期，即开始执行中断隐指令； 中断屏蔽触发器——对于可屏蔽 的中断源进行开、关中断操作，可视 为各中断源的中断分开关； 采用程序中断技术时，指令系统 中往往有相关指令支持。常见的指令 有：开中断、关中断、中断返回等。
17. 在中断系统中，INTR、INT、 EINT这三个触发器各有何作用？ 解：INTR——中断请求触发器，用 来登记中断源发出的随机性中断请求信号， 以便为CPU查询中断及中断排队判优线路 提供稳定的中断请求信号； EINT——中断允许触发器，CPU中 的中断总开关。当EINT=1时，表示允许 中断（开中断），当EINT=0时，表示禁 止中断（关中断）。其状态可由开、关中 断等指令设置； INT——中断标记触发器，控制器时 序系统中周期状态分配电路的一部分，表 示中断周期标记。当INT=1时，进入中断 周期，执行中断隐指令的操作。
4. 设CPU内有下列部件：PC、IR、 SP、AC、MAR、MDR和CU，要求： （1）画出完成间接寻址的取数指 令LDA@X（将主存某地址单元X的内 容取至AC中）的数据流（从取指令开 始）。 （2）画出中断周期的数据流。 解：CPU中的数据流向与所采用 的数据通路结构直接相关，不同的数 据通路中的数据流是不一样的。常用 的数据通路结构方式有直接连线、单 总线、双总线、三总线等形式，目前 大多采用总线结构，直接连线方式仅 适用于结构特别简单的机器中。
计算机组成原理课后参考答案(部分)
A2A1A0 连 3-8 译码器的 C、B、A 端， M / IO 通过非门连译码器的 G2A 非和 G2B 非使能端，译码器的
G1 使能端接+5V 电源。 （5）CPU 和存储芯片的连接图：略
4.28 设主存容量为 256K 字，Cache 容量为 2K 字，块长为 4。
（1）设计 Cache 地址格式，Cache 中可装入多少块数据？ （2）在直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。
Cache 块号 字块内地址
9位
2位
（2）根据主存容量为 256K 字=218，得主存字地址为 18 位。在直接映射方式下，主存字块标记为 18-11=7， 故主存地址格式为：
主存字块标记 7位
Cache 字块地址 字块内地址
9位
2位
第 3 页 共 19 页
3
（3）根据四路组相联的条件，一组内有 4 块，得 Cache 共分 512/4=128=2q 组，即 q=7，主存字块标 记为 18-q-b=18-7-2=9 位，其地址格式为：
16K ´ 32位
（5）当选用 4K×8 位的存储芯片时，需要 4K ´ 8位 =16 片。
16K ´ 32位
（6）当选用 8K×8 位的存储芯片时，需要 8K ´ 8位 =8 片。
计算机组成原理课后答案
计算机组成原理课后答案习题解答第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统是指计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
硬件即指计算机的实体部分。
软件是由计算机运行所需的程序及相关文档硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要4．如何理解计算机组成和计算机体系结构？计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O 机理等等计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
5．冯·诺依曼计算机的特点是什么？(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成(5) 指令在存储器内按顺序存放。
(6) 机器以运算器为中心。
6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
硬件的主要技术指标：(1) 机器字长：指 CPU 一次能处理数据的位数，通常与 CPU 的寄存器位数有关(2) 存储容量：包括主存容量和辅存容量，存放二进制代码的总数＝存储单元个数×存储字长(3) 运算速度：主频、Gibson 法、MIPS 每秒执行百万条指令、CPI 执行一条指令所需时钟周期数、FLOPS 每秒浮点运算次数7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU——中央处理器，是计算机硬件的核心部件，由运算器+控制器组成；存储字长——存储器一次存取操作的最大位数；存储容量——存储器中可存二进制代码的总量；机器字长——CPU能同时处理的数据位数；等于处理器内部寄存器位数指令字长——一条指令包含的二进制代码位数；8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
计算机组成原理第七、八章答案ppt课件
当M=1（最小值），N=1（最小值）时，二
地址指令最多有：
Kmax=16-1-1=14种 2）若采用变长操作码时，二地址指令格式
仍如1）所示，但操作码长度可随地址码的个数而变。
此时，
M=((24 -K)*26-N)*26 ，即
K= 24 -(N/26 + M/212 )；
（N/26 + M/212 向上取整）
2021/4/30
最新版整理ppt
11
10. 试比较基址寻址和变址寻址。
解：比较如下：
1）都可有效地扩大指令寻址范围。
2）基址寻址时，基准地址由基址寄存
器给出，地址的改变反映在位移量A的取值上；
变址寻址时，基准地址由A给出，地址的改变反
映在变址值的自动修改上，变址值由变址寄存
器给出。
3）基址寄存器内容通常由系统程序设
操作数
最新版整理ppt
14
注意：
1）英文缩写EA表示有效地址，不能乱用。 2）示意图中应标明EA（有效地址）的位置。
最新版整理ppt
15
12. 画出“SUB @R1”指令对操作数的寻
为零地址、一地址和二地址三种格式。若零
地址指令有M种，一地址指令有N种，则二地
址指令最多有几种？若操作码位数可变，则
二地址指令最多允许有几种？
解：1）若采用定长操作码时，二地
址指令格式如下：
4
6
6
此时，无论指令中有几个地址，
指令格式都不变。
最新版整理ppt
8
设二地址指令有K种，则：
K=24-M-N
指令系统
第七章
最新版整理ppt
1
1.什么叫机器指令？什么叫指令系统？为什么说指令系统与机 器的主要功能以及与硬件结构之间存在着密切的关系？
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理第八章课后部分答案
8.1 CPU有哪些功能？画出其结构框图并简要说明每个部件的作用。
8.2 什么是指令周期？指令周期是否有一个固定值？为什么？
解：指令周期：指取出并执行完一条指令所需的时间。
由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU
运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是
不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。
8.3 画出指令周期的流程图，分别说明图中每个子周期的作用。
解：
指令周期流程图
取指周期：取指令
间址周期：取有效地址
执行周期：取操作数（当指令为访存指令时）
中断周期：保存程序断点
8.4 设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。
（1）画出完成简洁寻址的取数指令“LDA@X”（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。
（2）画出中断周期的数据流。
解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单
的机器中。
下面采用单总线形式连接各部件，框图如下：
（1）LDA@X指令周期数据流程图：
PC→MAR
M(MAR)→MDR
(MDR)→IR
PC+1→PC
Ad(IR)→MAR
M(MAR)→MDR
MDR→Ad(IR)
Ad(IR)→MAR
M(MAR)→MDR
MDR→AC （2）中断周期流程图如下：
8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？
解：并行性：包含同时性和并发性。
同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。
即
在同一时刻或同一时间段内完成两个或两个以上性质相同或
性质不同的功能，只要在时间上存在相互重叠，就存在并行性。
粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。
细粒度并行是指在处理机的指令级和操作级的并行性。
8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个
更
能提高处理器速度，为什么？
解：指令流水：指将一条指令的执行过程分为n个操作时间大致
相等的阶段，每个阶段由一个独立
的功能部件来完成，这样n个部件
可以同时执行n条指令的不同阶段，
从而大大提高CPU的吞吐率。
指令二级流水和四级流水示意图如下：
二级指令流水示意图
四级指令流水示意图
四级流水更能提高处理机的速度
假设IF、ID、EX、WR每个阶段耗时为t，则连续执行n条指令
采用二级流水线时，耗时为：4t+(n-1)2t = (2n+2)t
采用四级流水线时，耗时为：4t+(n-1)t = (n+3)t
在n>1时，n+3<2n+2，可见四级流水线耗时比二级流水线耗时短，因此更能提高处理机速度。
8.10 举例说明流水线中的几种数据相关。
解：(1)写后读相关
(2)读后写相关
(3)写后写相关
8.15 什么是中断？设计中断系统需考虑哪些主要问题？
解：中断：指当出现需要时，CPU暂时停止当前程序的执行转而执行处理新情况的程序和执行过程。
即在程序运行过程中，系统
出现了一个必须由CPU立即处理的情况，此时，CPU暂时中
止程序的执行转而处理这个新的情况的过程就叫做中断。
设计中断系统需解决的问题：
(1)各中断源如何向CPU提出中断请求
(2)当对个中断源同时提出中断请求时，中断系统如何确定优先响
应哪个中断源的请求
(3)CPU在什么条件、什么时候、以什么方式来响应中断
(4)CPU响应中断后如何保护现场
(5)CPU响应中断后，如何停止原程序的执行而转入中断服务程序
的入口地址
(6)中断处理结束后，CPU如何恢复现场，如何返回到原
程序的间断处。
(7)在中断处理过程中又出现了新的中断请求，CPU该如何处理。
8.17 在中断系统中，INTR、INT、EINT这3个触发器各有何作用？
解：INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求
信号。
EINT——中断允许触发器，CPU中的中断总开关。
当
EINT=1时，表示允许中断（开中断），当EINT=0时，表
示禁止中断（关中断）。
其状态可由开、关中断等指令设
置。
INT——中断标记触发器，控制器时序系统中周期状态分配
电路的一部分，表示中断周期标记。
当INT=1时，进入中
断周期，执行中断隐指令的操作。
8.18 什么是中断隐指令，有哪些功能？
解：中断隐指令：CPU响应中断之后，经过某些操作，转去执行中断服
务程序。
这些操作是由硬件直接实现的
功能：(1)保存断点
(2) 暂不允许中断
(3) 引出中断服务程序
8.21 CPU在处理中断过程中，有几种方法找到中断服务程序的入口地址？举例
说明。
解：(1)硬件向量法
(2)软件查询法
8.24 现有A 、B 、C 、D4个中断源，其优先级由高到低按A →B →C →D 顺序排列。
若中断服务程序的执行时间为20μs ，根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU 执行程序的轨迹。
解：A 、B 、C 、D 的响优先级即处理优先级。
CPU 执行程序的轨迹图如下：
B 与
C 请求
B D 请求
C 服务
B 服务A 服务程序
D 服务B 服务
C 服务
D 服务
A 服务
B 服务
B 服务
8.25 设某机有5个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高到
低排序为L0→L1→L2→L4，现要求中断处理次序改为L1→L4→L2→L0→L3，根据下面的格式，写出各中断源的屏蔽字。
解：各中断源屏蔽状态见下表：
中断源
屏蔽字 0
1 2 3 4 I0 1 0 0 1 0 I1 1 1 1 1 1 I2 1 0 1 1 0 I3 0 0 0 1 0 I4
1
1
1
1
表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。
8.26 设某机配有A 、B 、C3台设备，其优先级按A →B →C 降序排列，为改变中
断处理次序，它们的中断屏蔽字设置如下：
按下图所示时间轴给出的设备请求中断时刻，画出CPU执行程序的轨迹、设A、B、C中断服务程序的执行时间均为20μs
解：A、B、C设备的响应优先级为A最高、B次之、C最低，处理优先级为A最高、C次之、B最低。
CPU执行程序的轨迹图如下：
程序
A服务
B服务
C服务
0 10 20 30 40 50 60 70 80 90 t/us
B。