第7章 常用时序逻辑功能器件分析
时序逻辑电路的分类
时序逻辑电路的分类时序逻辑电路是一种能够在特定的时间序列下执行特定操作的电路。
它通常由组合逻辑电路和存储器组成，可以实现复杂的计算和控制功能。
时序逻辑电路按照其实现功能的不同，可以分为以下几类。
一、触发器触发器是最基本的时序逻辑电路之一，它可以存储一个比特位，并且在时钟信号到来时根据输入信号的状态改变输出状态。
常见的触发器有SR触发器、D触发器、JK触发器和T触发器等。
二、计数器计数器是一种能够在特定条件下对输入信号进行计数并输出结果的电路。
它通常由若干个触发器组成，每个触发器都表示一个二进制位。
常见的计数器有同步计数器和异步计数器等。
三、移位寄存器移位寄存器是一种能够将输入信号从一个位置移动到另一个位置并输出结果的电路。
它通常由若干个触发器组成，每个触发器都表示一个二进制位。
常见的移位寄存器有串行入并行出移位寄存器、并行入串行出移位寄存器和并行入并行出移位寄存器等。
四、状态机状态机是一种能够根据输入信号的状态和时钟信号的变化改变输出状态的电路。
它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的控制功能。
常见的状态机有Moore状态机和Mealy状态机等。
五、定时器定时器是一种能够在特定时间间隔内产生一个脉冲信号或者计数信号的电路。
它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的定时功能。
常见的定时器有单稳态定时器和多稳态定时器等。
六、脉冲生成器脉冲生成器是一种能够在特定条件下产生一个脉冲信号的电路。
它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的脉冲生成功能。
常见的脉冲生成器有单稳态脉冲生成器、多稳态脉冲生成器和斯奈德-哈特脉冲生成器等。
七、序列检测电路序列检测电路是一种能够在输入序列中检测出指定模式并输出相应结果的电路。
它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的序列检测功能。
常见的序列检测电路有Moore序列检测器和Mealy序列检测器等。
八、时钟同步电路时钟同步电路是一种能够将异步输入信号转换为同步输出信号的电路。
《数字电路》课程教学大纲
《数字电路》课程教学大纲课程编号：课程名称：数字电子技术基础总学时数：80 理论教学学时：60实验教学学时：20前修课程为高等数学，普通物理，电路分析，模拟电路。
后续课程有CPLD，数字信号处理，单片计，通讯原理等一、课程的任务与目的本课程是计算机科学和电子信息工程技术专业的一门专业基础课程。
主要任务是：1．系统的介绍数字系统的数学工具阐述数字系统的基本设计和分析方法。
2．通过数字电路的学习给后面的课程打下一定的理论和实践基础。
3．通过基本理论的学习掌握一定的数字系统的设计方法，及常用器件的应用，再结合实验、培养学生有一定的设计能力。
主要内容有：数制及转换，逻辑代数的公式、定理，逻辑函数的化简方法。
半导体二极管、三极管、MOS管的开关特性。
CMOS、TTL集成逻辑门。
组合逻辑电路的基本分析和设计方法。
加法器、比较器、编码器和译码器，数据选择器和分配器。
基本、同步、主从、边沿触发器、时钟触发器功能分类及转换。
时序电路的基本分析和设计方法。
计数器、寄存器、读/写存储器、只读存储器、序列脉冲发生器。
多谐振荡器，、施密特触发器。
数模、模数转换器。
教学重点与难点：教学重点是：逻辑代数的基本概念、公式、定理，逻辑函数的化简方法。
各种门电路的逻辑功能，两种集成逻辑门的电气特性。
各类触发器的逻辑功能及触发方式。
组合、时序电路的分析、设计方法。
常用典型组合、时序电路的功能、特点和应用。
典型中、大规模集成电路器件的功能和应用。
多谐、施密特、单稳的特点、功能、参数及应用。
数模、模数转换器的典型电路原理、输出量与输入量间的定量关系，特点、参数。
教学难点：逻辑代数的公式、定理的正确应用，逻辑函数化简的准确性。
集成逻辑门的电气特性。
组合、时序电路的设计。
触发器的触发方式以及脉冲产生，整形电路、数模、模数转换电路的工作原理。
采用的教学方法：课堂、实验、课程设计等相结合教材名称：电子技术基础数字部分康华光主编高等教育出版社2000年6月（第四版）主要参考书：１．高教出版社《数字电子技术基础》（四版）阎石编2．《数字电子技术基础》周良权高教出版社3．《数字电子技术基础简明教程》（第二版）余孟尝4．《数字电子技术基础》(第四版) 阎石高教出版社教学基本要求：第一章数字逻辑基础一、教学要求：1）掌握十、二、十六进制和8421码及其相互转换，了解八进制，余三码，GRAY和ASC Ⅱ码。
常用的时序逻辑电路
常用的时序逻辑电路常用时序逻辑电路有计数器和寄存器两种。
寄存器分为数据寄存器和移位寄存器。
计数器种类较多，有同步计数器、异步计数器；有二进制计数器、十进制计数器、任意进制计数器；二进制计数器又有加法计数器、减法计数器等。
(1)寄存器数字电路中用来存放数码或指令的部件称为寄存器。
寄存器具有以下逻辑功能：可在时钟脉冲作用下将数码或指令存入寄存器(称为写入)，或从寄存器中将数码或指令取出(称为读出)。
由于一个触发器只能寄存1位二进制数，要存多位数时，就得用多个触发器。
常用的有4位、8位、16位等。
寄存器存放和取出数码的方式有并行和串行两种。
并行方式就是数码各位同时从各对应位输入端输入到寄存器中，或同时出现在输出端；串行方式就是数码逐位从一个输入端输入到寄存器中，或由一个输出端输出。
寄存器根据功能的不同可分为数码寄存器和移位寄存器两种。
(a) 数码寄存器：这种寄存器只有寄存数码和清除数码的功能。
图1所示是由D触发器组成的4位数码寄存器。
该数码寄存器的工作方式为并行输入、并行输出。
图1 4位数码寄存器(b)移位寄存器：移位寄存器不仅能存放数码而且有移位功能。
根据数码在寄存器内移动的方向又可分为左移移位寄存器和右移移位寄存器两种。
在移位寄存器中，数码的存入或取出也有并行和串行两种方式。
图2所示是由J—K触发器组成的4位左移移位寄存器。
F0接成D 触发器，数码由D端串行输入；也可由d0～d3作并行输入。
从4个触发器的Q端得到并行的数码输出。
也可从Q3端逐位串行输出。
图2 4位左移移位寄存器(2)计数器因为计数器是最常用而又典型的时序逻辑电路，其分析方法即为一般时序逻辑电路的分析方法。
常用计数器有多种类型，重点掌握以下几种。
①二进制计数器：二进制计数器能按二进制的规律累计脉冲的数目，也是构成其它进制计数器的基础。
一个触发器可以表示l位二进制数，表示n位二进制数就得用n个触发器。
时序逻辑电路的功能
时序逻辑电路的功能时序逻辑电路是数字电子电路中一种重要的电路类型，它的功能主要用于处理和控制时序信号。
时序信号是指按照一定的时间顺序变化的信号，如时钟信号、计数信号等。
时序逻辑电路能够对这些时序信号进行处理和控制，实现各种复杂的功能。
时序逻辑电路主要由触发器、计数器、移位寄存器等组成，通过这些元件的组合和连接，可以实现各种不同的功能需求。
下面将介绍几种常见的时序逻辑电路及其功能。
1. 时钟发生器时钟发生器是时序逻辑电路中最基本的电路之一。
它的功能是产生稳定的时钟信号，用于同步整个数字系统中的各个部件。
时钟信号的频率和占空比可以通过时钟发生器进行调节，以满足不同的应用需求。
2. 触发器触发器是一种存储器件，它的功能是在时钟信号的作用下，根据输入信号的变化产生相应的输出信号。
触发器有多种类型，如D触发器、JK触发器、T触发器等。
它们可以用于存储和传输数据，实现数据的暂存和延迟等功能。
3. 计数器计数器是一种能够对输入的时序信号进行计数操作的电路。
它的功能是将输入的时序信号进行计数，并输出相应的计数值。
计数器可以实现简单的计数功能，也可以根据特定的计数模式，实现复杂的计数功能，如循环计数、递减计数等。
4. 移位寄存器移位寄存器是一种具有移位功能的存储器件。
它的功能是将输入信号按照一定的规律进行移位操作，并输出相应的移位结果。
移位寄存器可以实现数据的串行输入和串行输出，还可以实现数据的并行输入和并行输出，广泛应用于数据通信和数字信号处理等领域。
5. 状态机状态机是一种能够根据输入信号的变化，自动改变状态和执行相应操作的电路。
它的功能是根据特定的状态转移规则，实现复杂的控制逻辑。
状态机可以分为Moore型和Mealy型，它们在输出信号的计算方式上有所不同，但都能实现复杂的状态和控制逻辑。
时序逻辑电路的功能多种多样，它们在数字系统中起到了至关重要的作用。
无论是计算机、通信设备还是数字家电，都离不开时序逻辑电路的支持。
《时序逻辑电路分析》课件
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
时序逻辑电路(触发器、计数器、寄存器等)
Qn+1 Q
n
功能
Q n 1 Q n 保持 Q n 1 Q n 保持 Q n 1 1 置 1 Q n 1 0 置 0
不允许
0 1 1 1 0 0 不用 不用
特 性 表
1 1 1 1 1 1 1
特性 方程
Q n 1 S R Q n CP=1期间有效 RS 0
3
n 1 Q2 Q1n n 1 n Q Q 1 0 n 1 n Q Q 2 0 n Y Q1nQ2
n n 1 1 Q2 1 0 2 n n 1 1 Q 1 0 1 1 n n 1 1 01 Q 1 0 0 0
不 置 变 0
不 变
不 变
不 变
2、同步JK触发器
Q Q Q Q Q Q
G1 & G3 & J
& G2 & G4
Q J CP
Q K 1J C1 1K
CP K (a) 逻辑电路
J CP K (b) 曾用符号
J CP K (c) 国标符号
将S=JQn、R=KQn代入同步RS触发器的特性方程，得 同步JK触发器的特性方程：
Q
n 1
S R Q JQ KQ Q
n n n n n
n
JQ K Q
CP=1期间有效
特性表
CP 0 1 1 1 1 1 1 1 1 J × 0 0 0 0 1 1 1 1 K × 0 0 1 1 0 0 1 1 Qn × 0 1 0 1 0 1 0 1 Qn+1 Q
n
功能
Q n 1 Q n 保持 Q n 1 Q n 保持
特性表（真值表）
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
第7章 常用时序逻辑功能器件
5
第七章 常用时序逻辑功能器件
*** 中规模集成计数器
学习应注意以下几点： （1）编码 自然二进制/8421十进制 （2）模数 5进制、10进制、16进制 （3）加、减、可逆 （4）清0、置数端 同步还是异步
6
第七章 常用时序逻辑功能器件
74x161(74LS161 ,74HCT161)： 4位二进制同步加法计数器 74x160： 8421十进制加法计数器（实验五） 74x290：异步二—五—十进制计数器 74x390：异步二—十进制计数器 主要任务： 读功能表掌握计数器使用方法 学会使用集成计数器构成任意进制计数器的方法
RCO ET Q D Q C Q B Q A
10
第七章 常用时序逻辑功能器件
74x161计数状态
1
CR D D D D 1 CET 0 1 2 3 TC 1 CEP 74x161 CP ＞ Q Q Q Q PE 0 1 2 3
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP 2）同步并行预置制数。
31
第七章 常用时序逻辑功能器件
基本寄存器 按照功能
Q0
FF0
Q1
FF1
移位寄存器 并行
串行
按照存、取 数据方式
D0
D1
应用： 存储代码、串/并行转换、数值计算、缓冲区
32
第七章 常用时序逻辑功能器件
一、 集成中规模双向移位寄存器74x194 P284 DSR：右移串行输入端 Q0 Q1 Q2 Q3 CP S1 S0 DSL：左移串行输入端 VCC DI3,2,1,0 ：并行输入端 Q3~ Q0：数据输出端 74x194 CP：时钟脉冲输入端 D GND 上升沿触发 CR DSRDI0DI1 DI2 DI3 SL CR CR ：清零端， =0时清零
数字电路 第七章 时序逻辑电路
/0 001
/0
010 /0
101
100 /1 /0
011
结论:该电路是一个同步五进制( ⑥ 结论:该电路是一个同步五进制(模5)的加 法计数器,能够自动启动, 为进位端. 法计数器,能够自动启动,C为进位端.
§7.3 计数器
7.3.1 计数器的功能和分类
1. 计数器的作用
记忆输入脉冲的个数;用于定时,分频, 记忆输入脉冲的个数;用于定时,分频,产 生节拍脉冲及进行数字运算等等. 生节拍脉冲及进行数字运算等等.
1 0 1 0 1 0 1 0
3. 还可以用波形图显示状态转换表. 还可以用波形图显示状态转换表.
CP Q0 Q1 Q2
思考题: 思考题:试设计一个四位二进制同步加法计数 器电路,并检验其正确性. 器电路,并检验其正确性.
7.3.4 任意进制计数器的分析
例:
Q2 J2 Q2 K2 Q1 J1 Q1 K1 Q0 J0 Q0 K0
第七章 时序逻辑电路
§7.1 概述 §7.2 时序逻辑电路的分析方法 §7.3 计数器 §7.4 寄存器和移位寄存器 §7.5 计数器的应用举例
§7.1Байду номын сангаас概述
在数字电路中, 在数字电路中,凡是任一时刻的稳定 输出不仅决定于该时刻的输入,而且还和 输出不仅决定于该时刻的输入,而且还和 电路原来的状态有关者 电路原来的状态有关者,都叫做时序逻辑 电路,简称时序电路 时序电路. 电路,简称时序电路. 时序电路的特点:具有记忆功能. 时序电路的特点:具有记忆功能.
下面将重点 讨论蓝颜色 电路—移位 电路 移位 寄存器的工 寄存器的工 作原理. 作原理. D0 = 0 D1 = Q0 D2 = Q1 D3 = Q2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
9
第七章 常用时序逻辑功能器件
74x160 功 能 表
异步清零予置 使能 RD LD EP ET
L X XX H L XX H H LX H H XL H H HH
时钟 予置数据输入 输出 CP A B C D QA QB QC QD
X XXXX LLLL
AB C D AB C D
X
XXXX 保 持
X
XXXX 保 持
X X X X 计 数(M=10)
RCO ET QD QC QB QA
10
第七章 常用时序逻辑功能器件
74x161计数状态 1
1
CR CET
D0
D1 D2
D3 TC
1
CEP 74x161 ＞CP Q0 Q1 Q2 Q3
PE
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP
R
=
&
1
1
1
11
Q0
Q1
Q2
Q3 TTC
C
8
第七章 常用时序逻辑功能器件
74HC/HCT161,74161, 74LS161,74LVC161
74x161 功 能 表 表6.5.6
CR CET
D0
D1 D2
D3 TC
CEP 74x161 ＞CP Q0 Q1 Q2 Q3
PE
异步清零予置 使能 时钟 予置数据输入 输出
§7.1计数器 6.5.2
在数字电路中，能够记忆输入脉冲
个数的电路叫计数器。
计数器可实现对输入的CP脉冲进行计数。 也可用作定时(计时器)、分频、数字测量等。
3
第七章 常用时序逻辑功能器件
按功能分：加法计数器、减法计数器和可逆计数器。
00
01
11
10
4
第七章 常用时序逻辑功能器件
按数字的编码方式分：二进制计数器(n位)、十进制 计数器等。
第七章 常用时序逻辑功能器件
（2）74x290功能 表
CPA QA QB QC QD
74x290
CPB R 01 R 91
R 01 R 02 R 91 R 92 QD QC QB QA X X 1 1 1 001 1 1 0 X 0 000 1 1 X 0 0 000
ቤተ መጻሕፍቲ ባይዱ
R 02 R 92
归纳：
0 X0 X 0 XX 0 X 00 X X 0X 0
一. 74x161—四位二进制同步加法计数器 P290
DD0
DD1
DD2
DD3
CET 1
10
11
12
13
CCEEP 1
&
P
1
&
&
&
1
1
PE
CP 1 CR 1
=
=
=
=
&&
≥1 FF0
1D Q C1 Q
R
&&
≥1 FF1
1D Q C1 Q R
&&
≥1 FF2
1D Q C1 Q
R
&&
≥1
FF3 1D Q
C1 Q
74x161(74LS161 ,74HCT161)： 4位二进制同步加法计数器
74x160： 8421十进制加法计数器（实验五） 74x290：异步二—五—十进制计数器 74x390：异步二—十进制计数器 主要任务： 读功能表掌握计数器使用方法 学会使用集成计数器构成任意进制计数器的方法
7
第七章 常用时序逻辑功能器件
第七章 常用时序逻辑功能器件
第7章 常用时序逻辑 功能器件 7.1计数器 7.2寄存器
1
第七章 常用时序逻辑功能器件
本章重点
（1）掌握分立器件计数器分析、设计； （2）熟练读懂集成计数器、寄存器的功能表； （3）熟练掌握任意进制计数器的分析、设计； （4）掌握寄存器应用。
2
第七章 常用时序逻辑功能器件
计数状态
下降沿触发
1. R91和R92同时为“1”，置“1001”，优先级最高； 2. R01和R02同时为“1”，清“0000”； 3. 其余状态计数，模数由连线确定。
Multisim举例74x290
14
第七章 常用时序逻辑功能器件
三、用MSI构成任意进制计数器(重点)
已有计数器： 需要得到的计数器：
2）同步并行预置制数。
CR CET
D0
D1 D2
D3 TC
CEP 74x161 ＞CP Q0 Q1 Q2 Q3
PE
CR=1，PE=0，当CP脉冲上升沿到来时， D3D2D1D0输 入端数据被Q3Q2Q1Q0接受，需要CP。 3）保持.CR=PE=1,当CET*CEP = 0时, 输出保持不变。
4）计数。CR=PE=CET=CEP =1时，计数器输出 处于加 计数状态。随着CP的作用，其状态在0000~1111间循环 变化，当计数状态为1111时， 产生一个进位信号，TC=1。
M进制 N进制
15
第七章 常用时序逻辑功能器件
(一) N<=M 1、反馈清零法： 利用集成计数器的清零端实现归零， 从而构成按自然态序进行计数的N进制 计数器的方法。(74x161,74x290)
方法：将计数器接成计数状态；
用N清零,将N中取“1”的项与非后接异步
清零端CR。
16
第七章 常用时序逻辑功能器件
按计数器的计数容量(或称模数)来分：七进制计数
器、十进制计数器、六十进制计数器等等。
5
第七章 常用时序逻辑功能器件
*** 中规模集成计数器 学习应注意以下几点： （1）编码 自然二进制/8421十进制 （2）模数 5进制、10进制、16进制 （3）加、减、可逆 （4）清0、置数端 同步还是异步
6
第七章 常用时序逻辑功能器件
12
第七章 常用时序逻辑功能器件
*二、二 - 五 - 十进制计数器 74x290 (自学)
*CPA为其时钟，QA为其输出端，模 2 计数器； *CPB为其时钟，QBQCQD为其输出端，模 5 计数器； ** CPA为其时钟， Q0 接CPB， QA QBQCQD为其输出 端，模 10 计数器。
13
CR PE CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
L X X X X XXXX LLLL
H L XX H H LX X H H XL X H H HH
D3 D2 D1 D0 D3 D2 D1 D0 XXXX 保 持 XXXX 保 持 X X X X 计 数(M=16)
TC CET Q3 Q2 Q1 Q0
例 用74x161构成九进制计数器
74x161功能表
异步清零予置 使能 时钟 予置数据输入 输出
CR PE CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
L X X X X XXXX LLLL
H L XX H H LX X H H XL X H H HH
D3 D2 D1 D0 D3 D2 D1 D0 XXXX 保 持 XXXX 保 持 X X X X 计 数(M=16)