数字电子电路课件第四章(1)
合集下载
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
《数字电路与数字逻辑》第四章-1.ppt
CO
图 4.1.1 (b) 在进行信息传输时，为检测信息是否出错，常 在信息后附加一个校验部分：校验和 。
2021年3月11日星期四
第四章 组合逻辑电路
8
例如，传输的信息为“ China “，则校验和的求
法如下： 信息 C
ASCII 1000011
h
1101000
i
1101001
n
1101110
a
2021年3月11日星期四
第四章 组合逻辑电路
2
第二节 中规模集成组合逻辑电路
一、编码器
1. 二进制编码器 (1) 8—3线普通编码器 (2) 8—3线优先编码器74148 (3) 74148的级联 2. 二—十进制优先编码器74147
2021年3月11日星期四
第四章 组合逻辑电路
3
第四章 组合逻辑电路
2021年3月11日星期四
第四章 组合逻辑电路
5
(3)确定逻辑功能
例4.1.1 分析如图4.1.1(a)所示的逻辑电路的逻辑
1
2
功能。
&
A
&
&
S
B
D
&
1
C
图 4.1.1(a)
2021年3月11日星期四
第四章 组合逻辑电路
6
解 ： (1)写出逻辑表达式
S = A AB B AB = A AB + B AB = AB + AB
=1 F
图 4.1.2
2021年3月11日星期四
第四章 组合逻辑电路
11
解： (1)写出逻辑表达式 F = D1⊕ D2 ⊕ D3 ⊕ D4 = D1⊕ D2 ⊕ D3 ⊕ D4 (2) 列真值表 (3) 确定逻辑功能 奇校验码产生电路
数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术基础第4章数字电子技术基础课件
S
Q & G2
R
SD,RD
Qn1SRQn
D DQn D
（CP = 1期间有效）
G3 & S
Байду номын сангаас
& G4 R
1
CP
D
简化电路：省掉反相器。把G3的输出送到R端。 G3的输出为S·CP＝S·1＝S＝D＝R
(4-29)
二、主要特点
1、时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，
EN
内含 4 个基本 RS 触发器
2. 由或非门组成：CC4043(略)
(4-21)
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
S1 S2
R
+VCC
RSSRSRSSRS––––––––––11233412341212
1 2 3 5 6 10 11 12 14 15
16
1R
4
CP－控制时序电路工作节奏的固定频率的脉冲信号 ，一般是矩形波。
具有时钟脉冲CP控制的触发器称为同步触发器，或 时钟触发器，触发器状态的改变与时钟脉冲同步。
同步触发器： 同步 RS 触发器 同步 D 触发器
(4-23)
4.2.1 同步RS触发器
一、电路组成及工作原理 1. 电路及逻辑符号
控制门 只有CP=1时， G3、G4导通
&
01
1
11
不变
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
数字电路(第四章触发器)
13
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
数字电路PPT课件第四章
AABC B ABC C ABC （2）化简与变换：
A B C
&
≥1
L
L ABC( A B C ) ABC A B C
（3）由表达式列出真值表。 （4）分析逻辑功能 ： 当 A 、 B 、 C 三个变量一致时，输出为
A B C
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
（2）列真值表 （3）分析电路的逻辑功能 多数输入变量为1，输出F为1； 多数输入变量为0，输出 F为0
结论：电路为少数服从多数的 三变量表决电路。
4.1组合逻辑电路分析
例2：电路如图所示，分析该电路的逻辑功能。 解：（1）由逻辑图逐级写出表达式
P ABC
& P & &
真值表
L AP BP CP
在片内是超前进位，而片与片之间是串行进位。
4.2常用组合逻辑电路的介绍 4.2.2数值比较器
1 数值比较器的逻辑功能 数值比较器完成对两个二进制数A、B进行大小比较 1位数值比较器对两个1位二进制数A、B进行比较 • 真值表 • 逻辑表达式
B 1
1位比较器真值表
&
输 入
A B
输 出
≥1
FA＞B
• 逻辑图
4.1组合逻辑电路分析 4.1.2 组合逻辑电路分析
例1：试分析图所示逻辑电路的功能。 解（1）逻辑表达式
AB
BC AC
真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
F AB BC AC AB BC AC
A B C
&
≥1
L
L ABC( A B C ) ABC A B C
（3）由表达式列出真值表。 （4）分析逻辑功能 ： 当 A 、 B 、 C 三个变量一致时，输出为
A B C
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
（2）列真值表 （3）分析电路的逻辑功能 多数输入变量为1，输出F为1； 多数输入变量为0，输出 F为0
结论：电路为少数服从多数的 三变量表决电路。
4.1组合逻辑电路分析
例2：电路如图所示，分析该电路的逻辑功能。 解：（1）由逻辑图逐级写出表达式
P ABC
& P & &
真值表
L AP BP CP
在片内是超前进位，而片与片之间是串行进位。
4.2常用组合逻辑电路的介绍 4.2.2数值比较器
1 数值比较器的逻辑功能 数值比较器完成对两个二进制数A、B进行大小比较 1位数值比较器对两个1位二进制数A、B进行比较 • 真值表 • 逻辑表达式
B 1
1位比较器真值表
&
输 入
A B
输 出
≥1
FA＞B
• 逻辑图
4.1组合逻辑电路分析 4.1.2 组合逻辑电路分析
例1：试分析图所示逻辑电路的功能。 解（1）逻辑表达式
AB
BC AC
真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
F AB BC AC AB BC AC
数字电子技术第四章的PPT(徐丽香,第二版)ppt课件
Y=D0；当S1S0=01时，Y=D1；
当S1S0=10时，Y=D2；当
S1S0=11时，Y=D3。
ppt精选版
四路选择器 33
数据选择器在智能小区的应用
ppt精选版
34
端
传 送
0 1
(3)．数据选择器和分配器的应用
000
由译码器连1 译码
0 pp禁t精选止版译码
如果A>B=0表示，则表示中断请求对象级别比现行处理的 事件级别低，比较器不发出中断信号，直到计算机处理完当 前的事件后再将现行状态寄存器中的状态清除，转向为别的 低级中断服务。
ppt精选版
40
4.6 加法器
4.6.1半加器 半加器可如组合逻辑电路分析的例3.1中介绍 的用与非门组成，也可以如图 (a)由异或门及 与门组成。
成电路来实现组合逻辑电路时，方法与使用小
规模集成电路基本一样。
ppt精选版
50
实验四 编码、译码和显示驱动电 路综合实验
一、实验目的
熟悉编码器、七段译码器、LED和数据选 择器等中规模集成电路的典型应用。
ppt精选版
51
二、实验仪器及器件
1．数字实验箱
2．BCD码（9~4线）优先编码器74HC147 1块
ppt精选版
41
4.6.2全加器
1．1位全加器
全加器的真值表
输入
输出
Ai
Bi
Ci
Si
Ci+1
全加器：进行加数、被加 0
0
0
0
0
数和低位来的进位信号相 0
0
1
1
0
加，并根据求和结果输出 0
1
0
1
《数字电子技术基础》第五版课件第四章_组合逻辑电路
《数字电子技术基础》第五版
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A
1
B1
C1
& ≥１
&
F
&
结论：同一功能可用不同电路实现
.
4
3．例 5－5 (P.259)
B3B2 B1B0 00
00 0
B3B2 01 11 10 B1B0 00
0 0 0 00 0
01 1 1 1 1
01 0
01 11 10 110 110
11 0 0 0 0 11 1 0 0 1
10 1 1 1 1
10 1 0 0 1
G0卡诺图 G0=B1B0+B1B0 =B1 B0
G1=B2B1+B2B1 =B2 B1 G2＝B3⊕ B2 G3＝ B3
G1卡诺图
B3 B2
=１
G3 G2
B1
=１
G1
=１
B0 .
G0
列真值表
B3B2B1B0 G3G2G1G0
00 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 10 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1
ABC F
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
&
&
&F
&
2
（2）或非－或非式 方法：
a.先求出最简或 －与式 (圈“0”格) b.再对此与 －或式两次求反，用狭摩根定理去掉一个非号.
AB C 00 01 11 10
00 0 1 0 10 1 1 1
F = (A+B) (A+C) (B+C) F = (A+B) (A+C) (B+C)
A
≥1
B
C
≥1
≥1 F
≥1
F = (A+B)+ (A+C)+ (B+C.)
3
（3）与或非式
对或非－或非式进行再次变换，得到与或非表达式
F = (A+B)+ (A+C)+ (B+C) = AB + AC + BC
4.2 组合逻辑电路设计
任务： 已知给定的元器件和功能要求，设计出符合要求的电路。
设计步骤：
根据实 际问题 的要求
用SSI实现 求最简函数式
列真值表 变换器件所需
用MSI实现 的函数式形式
变换器件所 用SSI画 需的函数式 逻辑图
用MSI及门电 路画逻辑图
4.2.1 采用小规模集成器件设计
一、输入信号既有原变量，又有反变量的设计
.
1
例 4－1 (P.130) 根据题意列真值表：
（1）与非－与非式
方法： a. 先求出最简与 －或式 (圈“1”格) b. 再对此与 －或式两次求反，
用狭摩根定理去掉一个非号
AB
C 00 01 11 10 00 0 1 0
A
10 1 1 1
B
F=AB+AC+BC
C
F=AB+AC+BC =AB ·AC ·BC .
0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1 05 0 0