FPGA中ROM与RAM的基础综合实验
ROM,RAM设计
ROM,RAM设计
实验⼆ CPLD的ROM/RAM使⽤
⼀、实验⽬的
1、学会使⽤LPM参数化模块库进⾏CPLD的ROM设计。
2、学会使⽤LPM参数化模块库进⾏CPLD的RAM设计。
3、学会⽤QuartusII进⾏波形仿真，验证设计的ROM/RAM是不是正确。
4、了解所选器件的逻辑单元结构
⼆、实验原理
以⽤LPM参数化模块库设计⼀个16k的RAM为例，选择器件为EPF10K20TC144-3。
1、打开QuartusII，新建⼀个⼯程RAM16k。
2、新建⼀个图形输⼊⽂件.bdf
3、打开symbol tool，选择megafunctions/storage下的lpm_ram_dp,点击OK或者点击MegaWizard Plug_in Manager…
4、该宏函数输出的形式及存放⽬录和名称
系列可以是单时钟
6、选择输⼊输出端⼝（如果输出端⼝不选择，则只需要⼀个时钟信号，即输出是组合电路输出）。
7、完成设计，点击ok
8、加⼊输⼊输出引脚
9、保存.bdf⽂件（注意⽂件名不能跟创建的ram⽂件名⼀致），建⽴波形⽂件，进⾏仿真。
(1)图为将数据存⼊相应的地址单元，使能信号为1时可以写⼊数据。
（2）图为将数据从相应的地址单元取出，使能信号为0时可以读出数据。
计算机组成原理ROM+ALU实验报告
ROM+ALU实验报告LPM_ROM实验一、实验目的1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法，部分参数有变动。
2、用文本编辑器mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM种3、验证FPGA中LPM_ROM的功能二、实验步骤1、创建工程ROMMD2、创建mif文件，并编辑相应内容（P39）File->New->Memory Files->Memory Initialization File,设置参数：Number of words:64；Word size:24。
编辑mif文件，设置相应内容。
3、创建原理图文件，另存为ROMMD.bdf4、引用ROM元件步骤：1）Tools->IP Catalog，在右侧搜索ROM，双击ROM:1-PORT2) 填入名字ROMIP，确定3）找到ROMIP.v文件，右键->Create Symbol Files for Current File4）然后在项目中调用ROMIP元件5、自动生成输入、输出端口。
右键->Generate pins for symbol ports。
6、编译。
成功的话进行仿真，引脚绑定。
7、仿真8、引脚绑定（模式0）ROM+ALU实验一、实验内容：通过将ROM中读取出的16位数据q[15..0]，分别给ALU的A（q[15..8]）和B（q[7..0]），进行相加运算，输出结果在实验箱上显示。
二、实验步骤：1、创建工程rom_alu2、创建mif文件，并编辑。
File->New->Memory Files->Memory Initialization File,设置参数：Number of words:256；Word size:16。
编辑mif文件，设置相应内容：0102、1122、C050、E004、B005、A206、9A01、E00F等内容，编辑完成后，另存文件名rom_alu.mif。
一、基于FPGA内部RAM的简单Nios II系统
第1章SOPC硬件系统基础实验本章的目的是让读者熟悉SOPC硬件系统的构建流程及SOPC Builder和Nios II IDE的基本操作。
这是SOPC系统开发的基础，读者务必熟练掌握。
图1.1 一般核心板构造图1.1展示的是一般核心板的组成。
JTAG口用于配置和调试用，EPCS口用于AS配置模式。
EPCS是一种串行配置芯片，实际上是一种串行Flash，存储完配置文件后的剩余空间可用于存储程序。
目前市面上的很多核心都只配一个容量稍为大一些的EPCS而不使用并行Flash，这样可以节省大约40个I/O口。
图中的FLASH和SDRAM并不是核心本身所必需的，只是为了方便开发Nios II系统而增加的，因为FPGA内部的RAM比较小，不适合开发大的程序。
1.1 基于FPGA内部RAM的简单Nios II系统1.实验目的（1）熟悉Nios II系统的构成及开发流程；（2）熟悉SOPC Builder和Nios II IDE的使用；（3）本节内容是后面内容的基础，在后面的实验里对本节的一些基本操作将不再详细阐述，读者若有疑问可返回本节查阅。
2.实验现象两个LED灯交替闪烁。
3.实验原理控制两个LED灯交替闪烁的程序代码比较小，因此可以将其固化在内部ROM内，系统复位时把其读入内部RAM运行。
说到这，读者是否有似曾相识的感觉呢？其实我们天天用的计算机也是这么操作的。
ROM相当于硬盘，RAM相当于内存，之后的实验将用到的FLASH和SDRAM 也一样，FLASH相当于硬盘，SDRAM相当于内存。
各自的作用大家也应该很熟悉了吧，FLASH 属于非易失性的存储器，可以存储程序及其他一些数据文件等，但访问比较慢；SDRAM属于易失性存储器，但访问的速度比较快，系统复位时会把程序复制到SDRAM可以提高程序的运行速度（需要说明一点，系统复位时从哪复制程序取决于在定制Nios II处理器时复位地址设置为在哪，复制到哪取决于把程序代码空间设置为在哪，在后面的实验将详细说明）。
计算机组成原理FPGA实验操作步骤及源码
FPGA简介TH-union（FPGA）中CPU系统的实现，我们选择了xinlinx公司的SPARTAN—II系列的芯片（型号是XC2S200）。
该器件容量为20万门，内部有2352个CLB，14个4Kb的RAM 块，208脚PQFP封装形式，支持在系统编程（in-system programmable），实现了TH-union 计原16系统中CPU的全部功能。
在进行这项任务设计时，我们已经充分考虑到如何照顾到现有教学资源（如教材、系统监控程序、软件等）的稳定性。
首先，保证了新设计的教学机的指令系统，与TH-union计原16系统的指令系统有良好的兼容性；其次，在构思新型教学计算机的逻辑结构的过程，适当地向TH-union计原16系统的实际组成靠拢，尽量地在二者之间有一个平滑的过渡。
这就意味着，设计与实现的CPU系统的外特性是严格限定在与TH-union计原16系统是严格意义上的同一体系结构的CPU系统，差别仅表现在CPU具体实现有所不同，包括选用的器件类型和集成度不同、所用设计手段、设计过程有所不同，体现出来的设计与实现技术也不尽相同。
TH-union（FPGA）是TH-union+的一个重要组成部分。
它和TH-union计原16系统相对独立，软件互相兼容。
TH-union（FPGA）和TH-union计原16系统各自的CPU通过总线连接TH-union+主板上的内存、接口等构筑了双CPU的TH-union+系统。
TH-union（FPGA）系统的总体组成如图所示。
由图可以看到TH-union（FPGA）教学计算机系统也是一个完整的计算机系统，由以下几个基本部分组成：运算器部件、控制器部件、内存储器系统和串行接口线路。
TH-union（FPGA）教学机系统的技术指标与系统配置TH-union（FPGA）教学机系统的主要技术指标是：1．机器字长16位（也可设计成8位字长的另外一个新的系统），即运算器、主存、数据总线、地址总线、指令等都是16位。
FPGA实验十九 双口RAM仿真实验
高性能软件无线电平台X6-面向高性能SoC验证和科学仿真主要特性支持PCI Express® Gen2 ×8 （但IP另配）搭载DDR3 SDRAM SO-DIMM系统搭载FMC连接器，可使用大部分RocketI/O(GTX)利用FMC可选基板能够对应各种接口提供PCI Express和DMA等参考设计无限扩展行业应用下一代软件无线电平台微软研究院软件无线电（Sora）是一种新型基于PC 的可编程无线电平台架构。
Sora 结合了可编程性和通用处理器（GPP ）平台的性能和灵活性，同时使用的硬件和软件技术，以满足高性能的无线通信算法的计算挑战。
Sora 平台提供 Soft WiFi 开源代码。
SoftWiFi 目前支持率的802.11a/b/g 全部协议，无缝地与商业802.11网卡实现互操作，并达到商业网卡相当的性能。
Sora 是第一平台真正的软件无线电平台，支持用户开发的802.11a/b/g ，如物理层和MAC ，软件完全是标准PC 架构。
典型应用：White SpacesMobile PhonesPublic Safety RadioLand MobileBroadcast TV and FM RadioSatellite navigationCovers 6 Amateur Radio Bands射频部分主要特性：Dull-duplex Transceiver50 MHz to 5.8 GHz coverage50-100mW (17-20dBm) from 50 MHz to 1.2 GHz30-70mW (15-18dBm) from 1.2 GHz to 2.2 GHz25+ dB Output power control range under software controlReceive Specs:Noise figure of 5-7 dBIIP3 of 5-10 dBm;IIP2 of 40-55 dBm全频带射频收发模块实验十九双口RAM仿真实验一实验目的1 设计实验了解片内双口RAM的时序特性；2练习使用Modelsim编译及仿真功能；3 熟悉Dual-port RAM IP核的使用。
储存器实验报告
一、实验目的1. 了解储存器的基本概念和分类。
2. 掌握储存器的读写原理和操作方法。
3. 学会使用常用储存器芯片，如RAM、ROM等。
4. 熟悉储存器的扩展方法，如字扩展、位扩展等。
二、实验仪器与设备1. 实验台2. 信号发生器3. 数字示波器4. 静态随机存储器（RAM）芯片5. 只读存储器（ROM）芯片6. 译码器7. 74LS系列集成电路芯片8. 连接线三、实验原理1. 储存器的基本概念：储存器是计算机系统中用于存放数据和指令的设备，分为内存储器和外存储器。
内存储器包括RAM和ROM，外存储器包括硬盘、光盘等。
2. 储存器的读写原理：储存器的读写操作主要依靠控制电路来实现。
控制电路根据地址信号选择相应的存储单元，并根据读写信号决定是读取数据还是写入数据。
3. 常用储存器芯片：（1）RAM：随机存取存储器，具有读写速度快、存储容量大、价格低等特点。
RAM 分为静态RAM（SRAM）和动态RAM（DRAM）两种类型。
（2）ROM：只读存储器，只能读取数据，不能写入数据。
ROM分为掩模ROM、可编程ROM（PROM）、可擦写可编程ROM（EPROM）和闪存（Flash）等类型。
四、实验步骤1. 储存器读写原理实验：（1）搭建实验电路，包括RAM芯片、地址译码器、控制电路等。
（2）使用信号发生器产生地址信号、读写信号和控制信号。
（3）观察数字示波器上的波形，分析读写操作过程。
2. 储存器扩展实验：（1）字扩展：使用多个RAM芯片扩展存储容量。
将多个RAM芯片的地址线和控制线连接在一起，数据线分别连接。
（2）位扩展：使用译码器将地址信号转换为片选信号，控制多个RAM芯片的读写操作。
将译码器的输出端连接到RAM芯片的片选端，地址信号连接到译码器的输入端。
3. 基于AT89C51的RAM扩展实验：（1）搭建实验电路，包括AT89C51单片机、RAM芯片、译码器等。
（2）编写程序，设置RAM芯片的地址、读写信号和控制信号。
组成原理半导体存储器ram实验小结
组成原理半导体存储器ram实验小结实验小结：组成原理半导体存储器RAM一、实验目标本实验的主要目标是理解和掌握随机存取存储器（RAM）的工作原理以及其在计算机系统中的作用。
通过实际操作和观察，我们将深入了解RAM的组成、工作原理以及读写操作。
二、实验原理随机存取存储器（RAM）是计算机中最重要的存储器之一，其特点是可以在任意地址读取和写入数据。
RAM由许多存储单元组成，每个单元可以存储一个二进制数（0或1）。
这些存储单元通常按行和列排列，形成矩阵。
每个存储单元都有一个唯一的地址，通过该地址可以快速读取或写入数据。
三、实验操作过程1. 打开实验箱，找到RAM模块。
2. 将RAM插入实验箱的插槽中。
3. 通过实验箱的控制面板，设置RAM的地址、数据输入和数据输出。
4. 执行读操作和写操作，观察RAM的响应。
5. 记录实验数据，包括地址、输入数据、输出数据以及读写操作的时间。
四、数据分析与结论根据实验数据，我们观察到RAM在读操作和写操作时表现出了不同的行为。
在写操作时，我们可以通过控制面板设置地址和数据，然后观察到RAM正确地将数据写入到指定的地址中。
在读操作时，我们观察到RAM在接收到地址信号后，能够在很短的时间内将数据从指定的地址中读取出来。
通过本次实验，我们深入了解了RAM的工作原理和读写操作。
在实际应用中，RAM通常用于存储运行中的程序和数据，其快速读写的能力使得计算机能够高效地处理任务。
同时，我们也发现了一些可能存在的问题，例如读写操作时的时序问题等，这些问题在后续的学习和工作中需要进一步研究和解决。
实验四 存储器部件实验报告
实验四存储器部件实验班级：通信111班学号：201110324119 姓名：邵怀慷成绩：一、实验目的1、熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。
2、理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。
3、了解静态存储器系统使用的各种控制信号之间正常的时序关系。
4、了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作。
5、加深理解存储器部件在计算机整机系统中的作用。
二、实验内容1、要完成存储器容量扩展的教学实验，需为扩展存储器选择一个地址，并注意读写和OE等控制信号的正确状态。
2、用监控程序的D、E命令对存储器进行读写，比较RAM（6116）、EEPROM（28系列芯片）、EPROM（27系列芯片）在读写上的异同。
3、用监控程序的A命令编写一段程序，对RAM（6116）进行读写，用D命令查看结果是否正确。
4、用监控程序的A命令编写一段程序，对扩展存储器EEPROM（28 系列芯片）进行读写，用D命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行。
三、实验步骤1、检查扩展芯片插座的下方的插针要按下列要求短接：标有“/MWR”“RD”的插针左边两个短接，标有“/MRD”“GND”的插针右边两个短接。
2、RAM（6116）支持即时读写，可直接用A、E 命令向扩展的存储器输入程序或改变内存单元的值。
(1) 用E命令改变内存单元的值并用D命令观察结果。
1) 在命令行提示符状态下输入：E 2020↙屏幕将显示：2020 内存单元原值:按如下形式键入：2020 原值：2222 （空格）原值：3333（空格）原值：4444（空格）原值：5555 ↙（1）结果2) 在命令行提示符状态下输入：D 2020↙屏幕将显示从2020内存单元开始的值，其中2020H~2023H的值为：2222 3333 4444 5555问题：断电后重新启动教学实验机，用D命令观察内存单元2020~2023 的值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
具体实验内容
根据系统结构图建立工程并进行仿真。规 定ram输出的后六位（q[5..0]）为地址段，利 ram输出的后六位（q[5..0]）为地址段，利 用二选一元件，实现对rom数据文件按地址 用二选一元件，实现对rom数据文件按地址 顺序访问或按rom输出数据的地址段访问下 顺序访问或按rom输出数据的地址段访问下 地址两种不同情况。
实验目的： 实验目的：
地址计数器是为了产生连续访存的地址， 地址计数器是为了产生连续访存的地址，可 采用LPM库中的元件 库中的元件PM_COUNTER来实 采用 库中的元件 来实 计数器位宽为6位 现，计数器位宽为 位。
lpm_counter0实验结构图 lpm_counter0实验结构图
lpm_counter0
inst8
OUTPUT
q[19..0]
a[5..0]是rom的读出地址，CLK2是时钟脉冲，q[19..0]是20位数据输出端。
lpm_ram_dq0实验结构图 lpm_ram_dq0实验结构图
本实验中RAM是主存，其对应的数据文件 本实验中RAM是主存，其对应的数据文件 mif文件中存放的是指令，地址或操作数。 mif文件中存放的是指令，地址或操作数。 RAM的定制与ROM基本相同。 RAM的定制与ROM基本相同。
data[5..0]
INPUT VCC INPUT VCC
up counter
data[5..0] clock
inst
q[5..0] aclr aload
OUTPUT
q[5..0]
CLK0
CLR LOAD
INPUT VCC INPUT VCC
data[5..0]是计数器的 CLK0是时钟脉冲信号； aclr是计数器的异步清零端； load是计数器的异步清零端； q[5..0]是计数器的数据输出端。
lpm_ram_dq0
data[5..0] r/w a[5..0] CLK1
INPUT VCC INPUT VCC INPUT VCC INPUT VCC OUTPUT
data[5..0] w ren address[5..0] clock
inst2
q[5..0]
q[5..0]
data[5..0]是lpm_ram_dq0的 data[5..0]是lpm_ram_dq0的6位数据输入端； r/w是读/写控制端；a[5..0]是RAM的读出或 r/w是读/写控制端；a[5..0]是RAM的读出或 写入地址；CLK1是读/写时钟脉冲；q[5..0] 写入地址；CLK1是读/写时钟脉冲；q[5..0] 是6位数据输出端。
FPGA中ROM与 FPGA中ROM与RAM 的基础综合实验
实验目的： 实验目的：
掌握程序计数器的两种工作方式，加1 掌握程序计数器的两种工作方式，加1计 数和重装计数器初值的实现方法。 初步了解RAM和ROM在计算机系统中的 初步了解RAM和ROM在计算机系统中的 应用。掌握程序计数器的两种工作方式， 加1计数和重装计数器初值的实现方法。 初步了解RAM和ROM在计算机系统中的 初步了解RAM和ROM在计算机系统中的 应用。
lpm_rom0实验结构图 lpm_rom0实验结构图
ROM是控制存储器，其对应的数据文件mif ROM是控制存储器，其对应的数据文件mif 文件中存放的是微指令。
lpm_rom0
a[5..0] CLK2
INPUT VCC INPUT VCC
address[5..0] q[19..0] clock