8086-16位微处理器介绍
8086结构组成
8086结构组成8086是一款16位微处理器，它的结构组成非常复杂。
本文将从以下几个方面来详细介绍8086的结构组成。
一、总体结构8086由三个主要部分组成：执行单元（EU）、总线接口单元（BIU）和寄存器组。
1.执行单元：负责执行指令并进行算术和逻辑运算。
2.总线接口单元：负责与外部设备通信并控制数据传输。
3.寄存器组：包括通用寄存器、段寄存器和指令指针寄存器等。
二、执行单元1.指令队列指令队列是执行单元中的一个重要部分，它可以存储多条指令，以便快速地进行取指令操作。
当EU需要执行一条新的指令时，它会从队列中取出下一条指令并开始执行。
2.算术逻辑单元算术逻辑单元（ALU）是执行单元中的核心部分，它可以进行各种算术和逻辑运算，如加、减、乘、除、与、或等操作。
ALU还可以处理条件跳转和无条件跳转等控制操作。
3.状态标志寄存器状态标志寄存器（FLAGS）用于记录ALU运算的结果，以便EU进行下一步操作。
FLAGS寄存器包括零标志位、进位标志位、溢出标志位等。
三、总线接口单元1.地址加法器地址加法器（AFA）是BIU的核心部分，它可以将内部地址转换为外部地址，并控制数据传输。
2.指令缓存器指令缓存器（IC）用于存储从内存中读取的指令。
当EU需要执行一条新的指令时，BIU会从IC中取出相应的指令并传输给EU。
3.数据缓存器数据缓存器（DC）用于暂时存储从内存中读取或写入的数据。
当EU 需要访问内存时，BIU会将相应的数据传输到DC中，EU再从DC中读取或写入数据。
四、寄存器组1.通用寄存器8086有8个16位通用寄存器，分别命名为AX、BX、CX、DX、SI、DI、BP和SP。
这些寄存器可以用于保存临时数据和计算结果等。
2.段寄存器8086有4个16位段寄存器，分别命名为CS、DS、ES和SS。
这些寄存器用于保存程序和数据在内存中的位置信息。
3.指令指针寄存器指令指针寄存器（IP）用于保存下一条指令在内存中的地址。
8086cpu
8086 CPU简介8086 是英特尔（Intel）公司于 1978 年推出的 16 位微处理器。
它是最早的 x86 微处理器之一，被广泛应用于个人电脑（PC）的起步阶段，对于计算机技术的发展和普及起到了重要的推动作用。
本文将介绍 8086 CPU 的基本特征、工作原理和应用领域。
8086 CPU 的特点1.16 位架构： 8086 CPU 是一种 16 位微处理器，相对于 8 位微处理器，它能够处理更多的数据，提高计算机的处理能力。
2.寻址能力强： 8086 CPU 支持 1MB 的物理内存寻址，这在当时是非常先进的。
它通过分段的方式来实现 1MB 内存的寻址，其中代码段和数据段的概念对于内存管理非常重要。
3.复杂指令集： 8086 CPU 拥有丰富的指令集，包括算术运算、逻辑运算、条件分支、循环等指令。
这使得编程人员能够更灵活地进行程序设计。
4.支持多种工作模式： 8086 CPU 支持实模式和保护模式两种工作模式，实模式是与早期的 8080 和 8085 微处理器兼容的模式，保护模式则是为了在用户程序和操作系统之间提供更高的安全性和稳定性。
8086 CPU 的工作原理8086 CPU 主要包括以下几个部分：1.总线接口单元（BIU）：负责处理与外部器件之间的数据传输，例如内存读写、I/O 设备访问等。
2.执行单元（EU）：负责指令的解码和执行，包括算术逻辑运算、数据传输等操作。
3.时钟发生器（CLK）：生成 CPU 的时钟信号，控制CPU 的工作频率。
8086 CPU 的工作过程如下：1.取指令（Fetch）： BIU 从指令队列（Instrution Queue）中读取指令，并将其送往指令寄存器（Instruction Register）中进行解码。
2.解码指令（Decode）： EU 解码指令，并将执行所需的数据从寄存器堆或内存中读取出来。
3.执行指令（Execute）： EU 执行指令中的操作，包括算术运算、逻辑运算、数据传输等。
微机原理16位32位CPU(8086)
中 断 允 许
半 进 借 位 标 志
奇 偶 标 志
进 借 位 标 志
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志
状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某 种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门 的指令用于控制标志的设置和清除。 状态标志有6个，即SF、ZF、AF、PF、CF和OF ①符号标志SF（Sign Flag） 和运算结果的最高位相同。表示前面运
若TF=0 正常执行程序
返回
④标志寄存器
举例:
+ 0101 0100 0011 1001 0100 0111 0110 1010
3.8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件执行一个 总线周期。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一 次数据传输所需的时间。 在8086/8088中，一个最基本的总线周期由4个时钟周期组成，将4
80386
80486 Pentium Pentium IV
32
32 32 32
27.5万
120万 310万 4200万
12.5M，后提高到 20M，25M，33M
25MHz逐步提高到 33MHz、50MHz 60MHZ和66MHZ， 后提高到200MHZ 2.4G
0.1us
2.1 16位微处理器8086
式下各位引脚功能，如出现功能不同的引脚再具体讲解 。
DIP双列直插式封装
QFP塑料方型扁平式封装
Pentium4 3.2GHz LGA775 栅格阵列封装
第2章 16位微处理器8086
计算机原理讲义
总线接口单元Bointer)
16位IP存放当前代码段(CS)所要取出的下一条指令的偏移地址
3) 地址加法器∑
8086用20位地址线寻址1MB内存空间，但其内部寄存器是16位的， 因此需要用地址加法器∑根据16位寄存器的值计算出20位物理地址
计算机原理讲义
存储器和I/O管理
3. 8086 I/O编址
8086用低16根地址线，寻址64KB的I/O端口，编址为 0000H～FFFFH
一个I/O端口通常对应I/O接口电路中的一个存储单元，微机为每 个端口分配一个地址，即为端口号 实际使用中8086只使用低10根地址线，寻址1KB的I/O端口
计算机原理讲义
执行单元EU
4) 标志寄存器 FLAG
6位状态标志，3位控制标志IF、DF、TF，剩下7位保留
15 14 13 12 11 10 9 IF 8 7 6 5 4 AF 3 2 PF 1 0 CF
OF DF
TF SF ZF
CF（Carry Flag）进(借)位标志，加法运算最高位产生进位或减法运算 最高位产生借位，则CF置1，否则置0 AF（Auxiliary Carry Flag ）辅助进位标志，加法运算时第3位往第4位 有进位，或减法运算时第3位往第4位有借位，则AF置1，否则置0 ZF（Zero Flag）零标志, 若当前运算结果为零, 则ZF置1,否则置0 SF（Sign Flag）符号标志，与运算结果最高位相同，若为负数，则SF 置1，否则置0，SF指示了当前运算结果是正还是负 OF（Overflow Flag）溢出标志，有符号数算术运算结果溢出，则OF置1， 否则置0 PF（Parity Flag）奇偶标志，运算结果低8位所含1个数为偶数则PF置1， 否则置0 计算机原理讲义
8086 晶体管数量
8086 晶体管数量
8086是Intel系列的16位微处理器，芯片上有4万个晶体管，采用HMOS工艺制造，用单一的+5V电源，时钟频率为4.77MHz~10MHz。
8086有16根数据线和20根地址线，它既能处理16位数据，也能处理8位数据。
关于8086的晶体管数量，有不同的说法。
一种说法称，其晶体管数量约为29000个；另一种说法称，其晶体管数量为4万个。
8086处理器的晶体管数量较多的主要原因是当时的计算需求和技术限制。
早期的个人计算机需要在处理大量的数据时能够提供较高的性能。
而为了实现这一目标，需要使用较多的晶体管。
与后来的处理器相比，8086的晶体管数量较少。
例如，1997年的Intel Pentium II （奔腾II）处理器有750万个晶体管，1999年的Intel Pentium III（奔腾III）有950万个晶体管，而2000年的Intel Pentium 4（奔腾4）则有4210万个晶体管。
综上所述，8086的晶体管数量是一个有争议的话题。
关于其确切的数量，不同的资料给出了不同的答案。
尽管如此，不可否认的是，在那个时期，8086处理器的晶体管数量已经相当可观了，这主要归功于当时的技术限制和计算需求。
8086微处理器存取原则
8086微处理器存取原则
8086微处理器是一种16位微处理器，其存取原则包括以下几个方面：
1. 存储器的字节寻址能力，8086微处理器具有16位的数据总线和20位的地址总线，因此可以寻址的内存空间为2的20次方，即1MB。
它可以直接访问1MB的内存空间，这为当时来说是非常大的一个数字。
2. 存储器的字节和字寻址，8086微处理器可以以字节（8位）或字（16位）为单位进行存取。
它可以以字节为单位或者以字为单位进行寻址，这种灵活的寻址方式为程序员编写程序提供了便利。
3. 存储器的奇偶地址存取，8086微处理器的存储器奇偶地址存取是指它可以以字为单位存取数据，但是在存取字时，它要求字的起始地址必须是偶数。
如果字的起始地址为奇数，8086会进行两次内存访问，将两个奇地址的字节合并成一个字。
这种存取方式称为奇偶地址存取。
4. 存储器的段地址和偏移地址，8086微处理器采用段地址和
偏移地址的方式来访问内存。
它通过将一个16位的段地址左移4位再加上一个16位的偏移地址来得到20位的物理地址。
这种寻址方式可以方便地访问1MB的内存空间。
总的来说，8086微处理器的存取原则包括了对存储器的大小、存取单位、奇偶地址存取和段地址偏移地址寻址方式的规定，这些原则为程序员编写程序提供了灵活和方便的条件。
8086-16位微处理器介绍
8086-16位微处理器介绍第⼆章 8086/8088（16位）微处理器第⼀节、16位微处理器第⼀代微处理器 1971年Intel 公司推出4004和8008，是4和8位微处理器，采⽤PMOS ⼯艺。
第⼆代微处理器 1974年推出的8080、M6800、Z-80等，是8位微处理器，采⽤NMOS ⼯艺。
第三代微处理器 70年代后期Intel 公司推出8086/8088、Motorola 公司M68000、Zilog 公司的Z8000，是16位微处理器，采⽤HMOS ⼯艺。
80年代以来，Intel 公司推出80186⽤80286，与8086/8088兼容。
第四代微处理器 1985年，推出的80386及M68020是32位微处理器。
1989年推出80486。
1993年推出Pentium 及80586等更⾼性能的32位和64位微处理器。
第⼆节8086/8088CPU 结构微处理器 8086, 8088结构类似，内部都是16位总线，但外部性能是有区别。
8086CPU 功能结构分为两部分：总线接⼝部件BIU ，执⾏部件EU 。
两部分各⾃执⾏⾃⼰的功能并⾏⼯作，这种⼯作⽅式与传统的计算机在执⾏指令时的串⾏⼯作相⽐极⼤的提⾼了⼯作效率。
计算机执⾏程序时，CPU 的⼯作顺序是：取指令执⾏指令再取指令再执⾏指令．．．特点：CPU 串⾏⼯作。
8086CPU ⼯作顺序是：取指令，执⾏指令同时进⾏。
特点：CPU 并⾏⼯作。
⼀、执⾏部件数据4个通⽤寄存器 : A X , B X , C X , D X4个专⽤寄存器 S P , B P , S I , D I算术逻辑部件：ALU8086/8088的EU 的特点1个标志寄存器： F R ；分成两类：状态标志、控制标志F R 的格式：⼆、总线接⼝部件BIU功能：负责与存储器、I/O 端⼝传送数据BIU 的组成：4个段地址寄存器（16位）：CS 、DS 、ES 、SS16位指令指针寄存器IP20位地址加法器6字节的指令队列⼀条指令20地址的形成：由代码段CS 左移4位后与指令指针寄存器IP 内容相加得到注意：指令执⾏单元（EU ）的功能：⼀般情况下，指令按照它存放的顺序先后执⾏，EU 源源不断地从指令队列中取得指令代码，达到满负荷地连续执⾏指令⽽省去“取指令”的时间。
8086cpu的结构和功能
8086cpu的结构和功能8086CPU是由英特尔公司开发的一款经典的16位微处理器。
它是在20世纪80年代初面世的，也是当时最新一代的微处理器。
8086CPU具有复杂的结构和强大的功能，为计算机技术的发展做出了重要贡献。
本文将从多个方面介绍8086CPU的结构和功能。
首先，我们来了解8086CPU的整体结构。
8086CPU包括两个主要部件：执行部件和总线控制部件。
执行部件由数据总线单元（DBU）、算术逻辑单元（ALU）和寄存器组成，负责实际进行数据的处理和运算。
总线控制部件包括指令队列、指令译码器和时序控制器，负责控制数据和指令的传输以及处理器的时序控制。
这种分离的结构使得8086CPU 具有高效的指令执行能力。
其次，我们来探讨8086CPU的功能特点。
8086CPU具有许多强大的功能，包括多种数据类型支持、分段式寻址、以及可扩展的指令集等。
首先是多种数据类型支持。
8086CPU支持多种数据类型，包括字节、字和双字等。
这使得它能够处理各种不同类型的数据，适应了不同应用场景的需求。
其次是分段式寻址。
8086CPU采用分段式寻址的方式，将内存划分为多个段，每个段具有独立的段地址。
这种寻址方式可以灵活地管理内存，提高内存的利用率，并且方便编程。
最后是可扩展的指令集。
8086CPU的指令集非常丰富，包括各种数据处理、逻辑控制、输入输出、以及字符串操作等指令。
同时，8086CPU还支持通过软件扩展指令集，满足用户的个性化需求。
总之，8086CPU作为一款经典的微处理器，具有复杂的结构和强大的功能。
它为计算机技术的发展做出了重要贡献，为后续的微处理器设计奠定了基础。
通过多种数据类型支持、分段式寻址和可扩展的指令集等特点，8086CPU实现了高效的数据处理和灵活的内存管理，为用户的应用提供了广泛的功能支持。
参考文献：1. Patterson, D.A., & Hennessy, J.L. (2017). Computer Organization and Design: The Hardware/Software Interface. Morgan Kaufmann.2. Kip Irvine. (2016). Assembly Language for x86 Processors. Pearson.。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 8086/8088（16位）微处理器第一节、16位微处理器第一代微处理器 1971年Intel 公司推出4004和8008，是4和8位微处理器，采用PMOS 工艺。
第二代微处理器 1974年推出的8080、M6800、Z-80等，是8位微处理器，采用NMOS 工艺。
第三代微处理器 70年代后期Intel 公司推出8086/8088、Motorola 公司M68000、Zilog 公司的Z8000，是16位微处理器，采用HMOS 工艺。
80年代以来，Intel 公司推出80186用80286，与8086/8088兼容。
第四代微处理器 1985年，推出的80386及M68020是32位微处理器。
1989年推出80486。
1993年推出Pentium 及80586等更高性能的32位和64位微处理器。
第二节8086/8088CPU 结构微处理器 8086, 8088结构类似，内部都是16位总线，但外部性能是有区别。
8086CPU 功能结构分为两部分：总线接口部件BIU ，执行部件EU 。
两部分各自执行自己的功能并行工作，这种工作方式与传统的计算机在执行指令时的串行工作相比极大的提高了工作效率。
计算机执行程序时，CPU 的工作顺序是：取指令 执行指令 再取指令 再执行指令．．．特点：CPU 串行工作。
8086CPU 工作顺序是：取指令，执行指令同时进行。
特点：CPU 并行工作。
一、执行部件数据4个通用寄存器 : A X , B X , C X , D X4个专用寄存器 S P , B P , S I , D I算术逻辑部件：ALU8086/8088的EU 的特点1个标志寄存器： F R ；分成两类：状态标志、控制标志F R 的格式：二、总线接口部件BIU•功能：负责与存储器、I/O 端口传送数据•BIU 的组成：•4个段地址寄存器（16位）：CS 、DS 、ES 、SS•16位指令指针寄存器IP•20位地址加法器•6字节的指令队列•一条指令20地址的形成：由代码段CS 左移4位后与指令指针寄存器IP 内容相加得到 注意：指令执行单元（EU ）的功能：一般情况下，指令按照它存放的顺序先后执行，EU 源源不断地从指令队列中取得指令代码，达到满负荷地连续执行指令而省去“取指令”的时间。
指令执行过程如果需要访问存储器取操作数，那么EU 会将访问地址送给BIU ，等待操作数到达，然后继续操作。
遇到转移指令，BIU 会将指令队列中的后继指令作废，从新的地址重新取指令。
这时，EU 要等待BIU 将取到指令装入队列后，才能继续执行。
这两种情况下，EU 和BIU 的并行操作会受到一定影响，这是采用重叠操作方式不可避免的现象。
EU 中的算术逻辑运算单元ALU 可完成16位或8位的二进制运算，运算结果可通过内部总线送到通用寄存器或者送往组成BIU 的内部通信寄存器中，等待写入存储器。
16位暂存器用来暂存参加运算的操作数。
经ALU 运算后的结果特征置入标志寄存器FLAGS 中保存。
EU 控制器负责从BIU 的指令队列中取指令，并对指令译码，根据指令要求向EU 内部各部件发出控制命令以实现各条指令的功能。
总线接口单元BIU ：一般情况下，BIU 通过地址加法器形成某条指令在存储器中的物理地址后，从存储器中取出该条指令的代码送入指令队列。
一旦指令队列中空出2B ，BIU 将自动进行读指令的操作以填满队列。
只要收到EU 送来的操作数地址，BIU 将立即形成这个操作数的物理地址，完成读写操作。
遇到转移类指令，BIU 将指令队列中剩余的指令作废，重新从存储器新的地址单元中取指令并送入指令队列。
BIU 中的指令队列可存放6B 的指令代码，一般情况下应保证指令队列中填满指令，使得EU 可以不断地得到等待执行的指令。
EU 送来的存储器地址称为逻辑地址。
由16位“段基址”和16位“偏移地址”（段内地址）组成。
访问存储器的实际地址称为物理地址，用20位二进制表示。
地址加法器用来完成由逻辑地址变换成物理地址的功能。
这实际上是进行一次地址加法，将两个16位0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 较验进位 辅助进位 零标志符号标志 跟踪标志 中断标志方向标志 溢出标标志的二进制代码表示的逻辑地址变换为20位的物理地址，从而使可寻址的存储空间达到1MB 。
总线控制电路将8086/8088CPU 的内部总线与CPU 引脚所连接的外部总线相连，是8086/8088CPU 与外部交换数据的必经之路，它实际上包括16条数据总线，20条地址总线和若干条控制总线。
CPU 正是通过这些总线与外部联系从而形成各种规模的8086/8088微型计算机。
8086/8088CPU 区别：（1）指令队列长度不同，8088只有4B ，8086有6B ；（2）外部数据总线不同，8088CPU 与外部交换数据的总线宽度是8位，而8086达16位。
三、8086/8088的存储器结构字节和字的地址。
字传送：高字节数 高地址 低字节数 低地址(反之同样)（一）、存储器的分段1、每段逻辑容量最长可达64K 字节，1MB 空间可分为16个逻辑段2、各段起始地址能被16整除。
（低4位为0）3、各段之间可分开、部分或完全重叠、可续排列、可断续排列。
4、根据各段的用途将其定义为CS 、DS 、ES 、SS 段，并用偏移地址（距段起址的字节距离）表示被访问单元。
常在CS 中用IP 表示偏移量，SS 中用 SP 、BP ，DS 中用 BX 、SI 、DI 、数值。
（二）、存储器中的逻辑地址和物理地址•物理地址（绝对地址）：20 位逻辑地址：段基址 （段寄存器的内容）16位 00000H 00001H 01001H 01002HCS DS ES SS 0000 10550 250A0 8FFB0 EFF00FFFFF 代码段 数据段 附加段 堆栈段 存储器中各段分布情况举例 0000 0FFFF 10000 1FFFF F0000FFFFF =64K =64K =64K 16个逻辑段 存储器的逻辑分段偏移地址（字节距离）16位物理地址由逻辑地址变换得来的物理地址的形成（BIU 完成）例如，代码段寄存器CS=2000H ，指令指针寄存器存放的是偏移地址IP=2200H ，存储器的物理地址为20000H+2200H=22200H 。
存储器中的每个存储单元具有两种类型的地址：物理地址和逻辑地址。
物理地址就是实际地址，它具有20位的地址值，并是惟一标识1MB 存储空间的某一个字节的地址。
逻辑地址由段基址和偏移地址组成。
程序是以逻辑地址编址，而不是用物理编址。
一般指令程序存放在代码段中，段地址来源于代码段寄存器，偏移地址来源于指令指针IP 。
当涉及到一个堆栈操作时，段地址寄存器为SS ，偏移地址来源于栈指针寄存器SP 。
当涉及到一个操作数时，则由数据段寄存器DS 或附加段寄存器ES 作为寄存器，而偏移地址由16位偏移量得到。
16位偏移量可以是指令中的偏移量加上16位地址寄存器的值组成，取决于指令的寻址方式。
四、8086总线的工作周期为了取得指令和传送数据的协调工作，就需要CPU 的总线接口部件执行一个总线周期。
在8086/8088中，一个最基本的总线周期由4个时钟周期组成，时钟周期是CPU 的基本时间计量单位，它由计算机主频决定。
例如8086的主频为10MHz ，一个时钟周期就是100ns 。
在一个最基本的总线周期中，常将4个时钟周期分别称为4个状态，即T 1、T 2、T 3、T 4 。
1、时钟周期：由计算机的主频决定（主频的倒数），用T 表示。
2、总线周期：8086/8088通过总线对存储器或I/O 接口进行一次访问所用的时间称为一个总线周期。
3、指令周期：CPU 从主存取一条指令并执行该条指令所用的时间，它可以包含若干个总线周期。
4、一个总线周期至少包括4个时钟周期。
0 0 0 0 8086/8088CPU 物理地址的形成典型的8086总线周期时序如上图所示CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。
CPU从总线上撤消地址，而使总线的低16位浮置成高阻状态，为传输数据做准备。
总线的高四位（A16~A19）用来输出本总线周期状态信息。
这些状态信息用来表示中断允许状态，当前正在使用的段寄存器等。
多路总线的高4位继续提供状态信息，而多路总线的低16位（8088则为低8位）上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。
在有些情况下，被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。
这时，外设或存储器会通过“READY”信号线在T3状态启动之前，向CPU发一个“数据未准备好”信号，于是CPU会在T3之后插入一个或多个附加的时钟周期T W，T W 也称等待状态。
在T W状态，总线上的信息情况和T3状态的信息情况一样。
当指定的存储器或外设完成数据传送时，便在“READY”线上发出“准备好”信号，CPU接收到这一信号后，会自动脱离T W状态而进入T4状态。
只有在CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。
可见，如果在一个总线周期之后，不立即执行下一个总线周期，那么系统总线就处在空闲状态，此时，执行空闲周期。
在空闲周期中，可以包含一个或多个时钟周期。
在这期间，高4位上，CPU仍然驱动前一个总线周期的状态信息，而且，如果前一个总线周期为写周期，那么，CPU会在总线低16位上继续驱动数据信息；如果前一个总线周期为读周期，则在空闲周期中，总线低16位处于高阻状态。
第三节8086/8088CPU的引脚信号和工作模式8086/8088CPU是十六位的微处理器，它向外的信号至少应包含16条数据线，20条地址线，再加上其他一些必要的控制信号。
为了减少芯片引脚数量，对部分引脚采用了分时复用的方式，构成40条引脚的双列直插式封装。
分时复用总线就是在同一根传输线上，在不同时间传送不同的信息。
8086/8088正是靠分时复用技术，才能用40个引脚去实现众多数据、地址、控制信息的传送。
8086/8088CPU有两种不同的工作模式（最小模式和最大模式），8条引脚（24~31）在两种工作模式中具有不同的功能。
一、8086/8088的引脚信号和功能1、AD15~AD0（address data bus）地址/数据复用引脚（双向工作）分时复用的地址/数据线。
传送地址时三态输出，传送数据时可双向三态输入/输出。
在8088中，A8~A15并不作复用，它们只是用来输出地址，称为A8~A15。
作为复用引脚，在总线周期的T1状态用来输出要访问的存储器或I/O端口地址。