存储器测试图形算法概述
存储器测试算法及诊断覆盖率研究
存储器测试算法及诊断覆盖率研究摘要：随着微电子技术的快速进步，半导体集成电路高速发展，新的存储器测试技术也不断更新。
文章描述了存储器的经典测试算法运算过程，并分析了其原理。
在研究经典测试算法的基础上，吸收经典算法的思想，比较各种不同算法的优缺点，改进测试算法，以便在实际检测中能够减少测试所需要的时间，提高故障诊断覆盖率，达到比较满意的测试效果。
关键词：存储器；测试算法；诊断覆盖率存储器测试技术是一直不断更新的技术，随着存储器在市场上的需求日益增加，每一种新存储器技术的出现都会引起广泛的关注，往往新技术的出现都对实际测试工作造成巨大的改变。
而面对越来越大的存储器市场，生产商对于存储器功能安全越来越重视，寻找高效的测试算法一直是存储器测试过程中需要解决的问题。
1 存储器测试算法对于存储器的测试，目前有许多种测试算法，有使用时间长久的经典算法，也有近些年运用广泛的新型算法，它们都各有特点。
现主要的算法有MSCAN算法（全“0”全“1”算法）、Checkerboard算法（棋盘法）、Gallop算法（奔跳法）、March算法等。
一种实用有效的测试算法，能够花费较少的时间和操作程序，更全面的检测出存储器故障。
1.1 MSCAN算法（全“0”全“1”算法）对所有单元写“1”，再读取所有单元，进行对比。
对所有单元写“0”，再读取所有单元，进行对比。
算法表达式：{■（w0）；■（r0）；■（w1）；■（r1）}。
算法的执行方式可以如下：①从检测起始点，沿着地址递增的方向将所有存储单元写“0”；②从检测起始点，沿着地址递增的方向读出所有存储单元的值“0”；③从检测起始点，沿着地址递增的方向将所有存储单元写“1”；④从检测起始点，按照地址递增的方向读出所有储存单元的值“1”。
可编程为：For I=1 to n；DoWrite O to cell IRead cell I for 0Write 1 to cell IRead cell I for 1ContinueEnd在运用该算法过程中，若存储单元无法写入或读出的（能够读出但是读出错误值），则表示此单元出现了故障。
存储器测试方法、设备及系统与流程
存储器测试方法、设备及系统与流程随着计算机技术的不断发展，计算机存储器的容量和性能越来越高，但存储器出现故障的概率并不会因此降低。
因此，为了保障计算机的正常运行，存储器的测试工作显得尤为重要。
本篇文章将详细介绍存储器测试方法、设备及系统与流程。
一、存储器测试方法：1、慢速测试法慢速测试是通过使用单元测试的方法来测试存储器中的每一个单元。
测试程序可以在存储器中对每个字节进行写入和读取，然后比较已读取的值与已写入的值是否相同，从而检测出存储器中是否存在故障。
2、快速测试法快速测试是在较短时间内对整个存储器进行测试。
测试程序将一组随机数据写入存储器，接着读取这些数据，然后再重新写入存储器。
最后再次读取存储器中数据，如果已读取的数据能够与写入的数据相匹配，就表明存储器无故障。
3、缺陷测试法缺陷测试是通过创建一些未写入正确值的未用存储器单元，从而测试出存储器中的故障。
测试程序将对存储器进行写入和读取操作，如果读取的数据与待读取的数据不同，就可以推断出存储器存在故障。
此方法需要测试时事先创建有缺陷的存储器单元。
二、存储器测试设备：1、存储器测试仪器存储器测试仪器主要用于检测存储器中是否存在故障，改善存储器的质量。
它主要由存储器测试板卡、测试软件、测试控制卡和测试工作站组成。
2、存储器测试芯片存储器测试芯片是一种专用的集成电路，用于测试 DRAM 和SRAM 存储器中的故障。
它可以与存储器芯片直接连接，进行数据交换，并根据测试程序对存储器单元进行写入和读取操作。
三、存储器测试系统与流程：1、存储器测试系统存储器测试系统主要由测试板卡、测试软件、测试控制卡和测试工作站组成。
测试软件由存储器测试程序和控制程序两部分组成，存储器测试程序用于测试存储器芯片，控制程序用于控制测试过程。
测试控制卡作为中间连接，负责存储器测试程序和工作站、测试板卡之间的数据传输。
2、存储器测试流程存储器测试流程包括以下几个步骤：（1）准备测试：将需要测试的存储器芯片连接至测试平台上，根据程序要求设置测试参数。
存储测试方案
存储测试方案1. 引言存储测试是指对计算机系统中的存储组件进行测试和评估的过程。
存储系统是计算机系统中至关重要的部分，负责存储和检索数据。
存储测试的目标是验证存储系统的性能、可靠性和稳定性。
本文将介绍一个完整的存储测试方案，包括测试目标、测试环境、测试策略和测试用例。
2. 测试目标存储测试的主要目标是评估存储系统的性能和可靠性。
具体来说，测试目标包括以下几个方面：•性能测试：通过测试存储系统的吞吐量、响应时间和处理能力来评估其性能表现。
性能测试可以帮助发现存储系统的瓶颈，并提供优化建议。
•可靠性测试：测试存储系统的可靠性，包括测试其数据完整性、持久性和可靠性。
可靠性测试可以帮助发现存储系统中可能存在的问题或潜在的故障点。
•稳定性测试：通过长时间运行测试来评估存储系统的稳定性。
稳定性测试可以帮助发现存储系统在高负载或长时间使用时可能出现的问题。
3. 测试环境测试环境是存储测试的基础，它需要提供真实的场景和数据，以反映实际使用情况。
以下是一些测试环境的考虑因素：•硬件环境：选择合适的硬件设备来模拟实际存储系统。
根据测试需求，可以选择使用不同的存储设备，如磁盘阵列、固态硬盘等。
•软件环境：选择合适的操作系统和存储管理软件来模拟实际使用情况。
在测试过程中，需要确保软件环境的稳定性和兼容性。
•网络环境：如有需要，可以模拟网络环境以测试存储系统在不同网络条件下的性能和可靠性。
4. 测试策略测试策略是指测试的方法和过程。
在存储测试中，以下是几个常用的测试策略：•负载测试：通过模拟实际负载来测试存储系统的性能。
可以使用工具生成不同类型和大小的文件，并在不同负载下进行读写操作，以评估存储系统的性能表现。
•容量测试：测试存储系统在满负荷情况下的可用容量和性能。
可以通过向存储系统持续写入数据，直到存储系统达到其最大容量，然后测试其性能表现。
•故障测试：通过模拟故障场景来测试存储系统的可靠性。
可以模拟硬件故障、网络故障等，以评估存储系统的容错能力和数据恢复能力。
新型的嵌入式存储器测试算法
的逻 辑 功 能是 否 正 常 ， 存 储 单 元 、 出放 大 器 、 驱 动 等 对 读 写
萋ｌ大ｌ出 一器入 读 ｝／ 出 输ｌ 放 输
ｌ
数 据 线
外 围互 连 线 测试 ： 设 存 储 器 本 身 功 能 正 常 ， 制 线 假 控 也 总是 可 控 的 ， 障 只 是 由 于 器 件 装 配 引 起 的 ， 要 对 存 故 需 储 器 的地 址 线 和数 据 线 可 能 的 短路 和 开路 故 障进 行 测 试 。 内部 单 元 测 试 ：对 存 储 器 的 译 码 、 写 等 功 能 进 行 读
引 言
随 着 微 电子 产 业 日新 月 异 的 发 展 ，Ｃ设 计 的 规 模 与 Ｉ 集 成 度 越 来 越 大 。 Ｓ Ｃ 是 现 阶 段 Ｉ 设 计 的 标 准 结 构 之 ｏ Ｃ
一
产 生 的物 理 故 障进 行 检 测 。 本 文 主要 讨 论 第 ３ 中嵌 入 式 存 储 器 的功 能 测 试 。 类
测试 。
图 １ 存 储 器 的基 本 结构
嵌 入 式 存 储 器 的测 试 主 要 分 为 ３ 口 ： 类 ］ ① 直 流 参 数 测 试 （ Ｃ Ｐ ｒｍｅｅ Ｔ ｓ ｎ ） — 校 验 Ｄ ａａ ｔｒ ｅｔ ｇ — ｉ
Ｇｕ ｎ Ｆ ｎｇ ｉ ＸｉＹｏ ｂ ｏ ａ ｅ ｌ ｎ， ｕ ａ
．
（ ｃ ｏ ｌｏ ｅ ｔｏ ｉ Ｅｎ ｉ ｅ ｒｎ Ｕｎ ｖ ｒ ｉ ｆＥ ｅ ｔ ｏ ｉ Ｓ ｉｎ ｅ ａ ｄ Ｔｅ ｈ ｏ ｏ ｙ ｏ ｉ ａ Ｃｈ ｎ Ｄｕ ６ ０ ０ Ｃｈ ｎ ） Ｓ ｈ ｏ ｆＥｌｃ ｒ ｎ ｃ ｇ ｎ ｅ ｉｇ， ｉ ｅ ｓｔ ｏ ｌ ｃｒ ｎ ｃ ｃｅ ｃ ｎ ｃ ｎ ｌｇ ｆ ｙ Ｃｈ ｎ ， ｅ ｇ １ ０ ０， ｉ ａ Ａ ｓｒ ｃ ；Ｂａ ｅ ｎ ｔ ｅ ｃ ｒ ｅ ｔｓｔ ａ ｉｎ ｔ ａ ｈ ｅ ｔｅ ｆ ｉｎ ｙ ａ ｄ ｆ ｕ ｔｃ ｖ ｒ ｇ ｆｅ ｅ ｄ ｄ ｍｅ ｒ ｅ ｔａ ｅ ｃ ｎ ｒ ｄ ｃ ｏ ｙ ｔ ｅ ｂ ｌ ｂ ｔａ ｔ ｓ ｄ ｏ ｈ ｕ ｒ ｎ ｉ ｔ ｈ ｔｔ ｅ ｔ ｓ ｆｉ ｅ ｃ ｎ ａ ｌ ｏ ｅ ａ ｅ ｏ ｍｂ ｄ ｅ ｍｏ ｙ ｔ ｓ ｒ ｏ ｔ ａ ｉｔ ｒ ， ｈ ａ — ｕ ｏ ｃ ａ ｃ ｄ ｔ ｓ ｌ ｏ ｉ ｍｓ ａ ｅ ｐ ｅ ｅ ｔ ｄ ｎ ｅ ｅ ｔａｇ ｒｔ ｈ ｒ ｒ ｓ ｎ ｅ ．Ｅｘ ｅ ｉ ｒｍｅ ｒ ｅ ｔ ｔ ｄ ａ ｔ ｇ ｓｏ ｅ ｔ ｐ ｒｍｅ ｔ ｌ ｅ ｕ ｔ ｈ ｗ ｈ ｔｔ ｅａ ｇ ｒ ｍｓ ａ ｅ ｓ ｉａ ｌ ｏ ｍｏ ｙｔ ｓ ．Ｉ ｓａ ｖ ｎ ａ ｅ ｎ ｔ ｓ ｔ ｅ ｆ ｉｎ ｙ ｉ ｌ ａ ． Ｔｈ ａ ｌ ｃ ｖ ｒ ｇ ｌｏ ｍｅ ｔ ｈ ｐ ｌ ａ ｌ ｓ ａ ｄ ｒ ｓ ｆｉ ｅ ｃ ｓｃ ｅ ｒ ｃ ｅ ｆ ｕ ｔ ｏ ｅ ａ ｅ ａｓ ｅ ｓ ｔ ｅａ ｐ ｉ ｂ ｅ ｔ ｎ ａ ｄ ． ｃ
FLASH存储器的测试方法
ａ ｉ ｍｅｉ ｆｔ ｅＦ ｒｔ ｈ ｔ ｏ ｈ ＬＡＳＨ ｎｄ ｔｉ ｃ ｉ ｅａｌ ．Ａｎ ｏ ｅａ ｉｈ ｅｉ ａ ｅａｓ ｅｎ ｅ ｉｅ ｎ ｙ ｔ ｅｉｅ ．Ｔｈ ｅ ｕｔｓ ｏ ｈ ｔ ｄ ｓｍ ｒ ｍ ｔｃ ｒ ｌｏ ｂ ｉｇ ｒｖｓ ａ ｄ ｓ ｎ ｈ ｓ ｄ ｔ ｄ ｚ ｅｒ ｓ ｌ ｈ ＷＳｔ ａ
明 了 Ｆ ＡＳ 存储 器 测 试 程 序 原 理 。在 此基 础 上 ， 析 和 Ｌ Ｈ 分
芯片由于其便携 、 可靠 、 成本低等优点， 在移动产品中非常 适用 。市 场 的需 求催 生 了一大 批 Ｆ Ｓ 芯片研 发 、 ． Ｉ Ｈ Ａ 生产 、
应用 企业 。为保 证 芯 片长 期可 靠 的 工作 ， 这些 企 业需 要 在 产 品出厂 前对 Ｆ Ａ Ｈ存 储 器 进 行 高 速 和 细致 地 测 试 ， Ｌ Ｓ 因 此， 高效 Ｆ ＡＳ 存储 器测 试算 法 的研究 就显 得 十分必 要 。 Ｌ Ｈ 不论 哪种类 型存 储 器 的测 试 ， 都不 是 一 个 十分 简 单 的 问题 ， 不能只将存储器 内部 每个存储单元依次测试一遍就 得 出结 论 ， 是 因为每 一个 存 储 单 元 的改 变 都 有 可能 影 响 这 存储 器 内部其他 单元 的变化 （ 种 情 况又 是 常 常 发生 的） 这 。 这种 相关 性 产 生 了 巨大 的 测 试 工 作 量 ¨ 。另 外 ， Ｌ Ｓ １ ］ ＦＡ Ｈ 存储 器有 其 自身 的 特 点 ， 只 能 将 存 储 单 元 内 的数 据 从 它 “” １写为“ ”而 不能 从“ ” ０， ０ 写为“ ”若 想实 现“ ” １， ０ 一＞“ ” １操 作， 只能 把整 个 扇 区 或 整 个存 储 器 的 数 据擦 除 ， 而擦 除 操 作要 花 费 大量 的时 间 。Ｆ ＡＳ 存储 器还 有 其 他 特 性 ， Ｌ Ｈ 比 如读 写速度 慢 、 写数 据 之前 要先 写 入 状 态字 、 多 Ｆ Ａ Ｈ 很 Ｌ Ｓ 只适 于顺 序读写 而不 适 于跳 转 操 作 等 ， 些 特 点都 制 约 了 这 Ｆ ＡＳ 存储器 的测 试 。 Ｌ Ｈ 为解决 Ｆ Ａ Ｈ测试中的这些 问题 ， Ｌ Ｓ 人们提 出了应用
IC测试原理：存储器和逻辑芯片测试
目 的 ：这是功能测试，地址解码测试和干扰 测试一个极好的向量。如果选择适当的时序，它还 可以很好地用于写入恢复测试。同时它也能很好地 用于读取时间测试。
其他的测试向量都类似于以上这些向量，都基 于相同的核心理念。
５ 动态随机读取存储器（ＤＲＡＭ）
动态随机读取存储器（Ｄ Ｒ Ａ Ｍ ）的测试有以 下的一些特殊要求：
读取时间（Ａｃｃｅｓｓ ｔｉｍｅ）：通常是指在读使能， 芯片被选中或地址改变到输出端输出新数据的所需 的时间。读取时间取决于存取单元排列次序。
３ 存储器芯片所需的功能测试
存储器芯片必须经过许多必要的测试以保证其 功能正确。这些测试主要用来确保芯片不包含以下 任何一种类型的错误：
存储单元短路 ： 存储单元与电源或者地短路。 存储单元开路：存储单元在写入时状态不能改变。 相邻单元短路 ：根据不同的生产工艺，相邻 的单元会被写入相同或相反的数据。 地址开路或短路 ： 这种错误引起一个存储单 元对应多个地址或者多个地址对应一个存储单元。 这种错误不容易被检测，因为我们一次只能检查输 入地址所对应的输出响应，很难确定是哪一个物理 地址被真正读取。 存储单元干扰：它是指在写入或者读取一个存 储单元的时候可能会引起它相邻的存储单元状态的 改变，也就是状态被干扰了。
基于March C-算法的单片机存储器测试
基于March C-算法的单片机存储器测试作者：于文考高成张栋来源：《现代电子技术》2010年第06期摘要:为了保证单片机系统的可靠性,对单片机内嵌存储器的测试显得尤为重要。
根据MCS-51系列单片机系统内嵌存储器的结构特点和故障模型,研究了测试算法的选择、数据背景的产生等问题,首次提出将March C-算法用于单片机内嵌存储器的用户级测试程序编写。
该测试程序对SAF,TF,AF,CF的故障覆盖率可达到100%,并且能够检测部分NPSF故障,具有较高的故障覆盖率,适合于对用户级MCS-51系列单片机存储器的测试。
关键词:单片机;March C-算法;存储器测试;故障覆盖率中图分类号:TP333文献标识码:B文章编号:1004-373X(2010)06-019-03Test of Single Chip Microcomputer′s Memory Based on March C- AlgorithmYU Wenkao,GAO Cheng,ZHANG Dong(Beihang University,Beijing,100191,China)Abstract:In order to ensure thereliability of single chip microcomputer system,test of the single chip microcomputer embedded memory is particularly important.In accordance with characteristics and fault model of MCS-51 embedded memory,selection of the test algorithm and the data background are researched,and the test program which based on March C- algorithm for MCS-51 single chip microcomputer embedded memory for the first time in user-level is presented.The test program can reach all of the SAF,TF,AF,CF failure and some of NPSF failure,has a high fault coverage,suitable for test of MCS-51 single chip microcomputer embedded memory in user-level.Keywords:single chip microcomputer;March C- algorithm;memory test;fault coverage0 引言存储器是单片机系统中的重要组成部分,其功能的正确性直接影响到单片机的可靠性。
图片存储计算公式
图片存储计算公式比如一张1024*1024在32位机子上占用的内存：首先需要知道几个公式：1、1像素 = 32位 = 4B2、1M = 1024KB = 1024*1024B因此1024*1024的图片内存大小为1024*1024*4B = 4M一、图像占用空间的大小计算：大小=分辨率*位深/8分辨率=宽*高（如：1024*768,640*480）位深：如24位，16位，8位/8计算的是字节数。
例如：一幅图像分辨率：1024*768,24位，则其大小计算如下：大小=1024*768824/8=2359296byte=2304KB二、图像物理尺寸的大小计算：参考一些会员近期提出的问题，和冈萨雷斯的书，做出一些总结，希望对大家有所帮助，也希望大家多多补充。
1、厘米和像素厘米和像素没任何关系，厘米是长度单位，什么是象素呢？像素是组成图像的最基本单元。
它是一个小的方形的颜色块。
一个图像通常由许多像素组成，这些像素被排成横行或纵列，每个像素都是方形的。
当你用缩放工具将图像放到足够大时，就可以看到类似马赛克的效果，每个小方块就是一个像素。
每个像素都有不同的颜色值。
单位面积内的像素越多，分辨率(dpi)越高，图像的效果就越好。
显示器上正常显示的图像，当放大到一定比例后，就会看到类似马赛克的效果。
每个小方块为一个像素，也可称为栅格。
像素图的质量是由分辨率决定的，单位面积内的像素越多，分辨率越高，图像的效果就越好。
2、DPI计算这幅图像分辨率200*200dpi，大小450*450像素，那么就可以得到：图像大小 = 图像大小 / 分辨率 = 450 / 200 = 2.25所以，这幅图像的大小为2.25*2.25英寸如果要求图像大小变成1.5*1.5英寸，但像素数仍为450*450，按照公式：图像大小 = 图像像素数 / 图像分辨率，就得到了图像的分辨率应为：450 / 1.5 = 300dpi所以，应该使用命令imwrite(f, ‘sf.tif’, ‘compression’,‘none’, ‘resolution’, [300 300])3、计算方法验证用Photoshop来查看：可以看到，图像的像素数仍为450*450，但原图像的分辨率为200dpi，尺寸大小为2.25*2.25英寸，新图像的分辨率为300dpi，尺寸大小为1.5*1.5英寸；新图像是450*450的像素分布在1.5*1.5英寸的区域内，这样的过程在打印文档时控制图像的大小而不牺牲其分辨率是很有用的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Vol.45No.4740计算机与数字工程Computer /Digital Engineering总第330期2017年第4期存储器测试图形算法概述$罗晶杨士宁石雪梅(航天科工防御技术研究试验中心北京100854)摘要存储器的高集成度化、高速化，为存储器测试带来了极大挑战。
论文介绍了存储器测试图形的原理和发展，基于传统的存储器测试图形，综合描述了目前国内外几种较为新颖的且可用于实际工业生产的存储器测试图形改进算法。
关键词存储器测试；测试图形&改进的齐步算法中图分类号TP391 DO# 10.3969/j.issn1672-9722. 2017. 04.031Summary of Test Pattern Algorithm for MemoryLUO Jing YANG Shining SHI Xuemei(Institute201 of the Second Academy of China Aerospace Science/Industry Corp,Beijing100854)Abstract tt brings big challenge to the testing of semiconductor memory with the development of its high integration and speed.The principle and development of test pattern for memory are introduced.Ameliorated test pattern for memory used in industry manufacture based on traditional test pattern for memory is described synthetically at present.Key Words memory test，test pattern，improved march pattern algorithmClass Number TP3911引言随着集成电路制造工艺的不断进步，半导体芯 片的发展趋于高密度、高速度、高复杂度，给测试带 来了极大的挑战[1]。
存储器是集成电路产品中的一个主要门类，主要用来存放数据、指令、程序等信 息。
存储器的测试一方面可用于判断产品质量是 否合格，另一方面通过测试获得一些数据用于改进 工艺[2]。
目前存储器的基本测试方法已经比较成熟，主 要有存储器直接存取测试、存储器的宏测试、存储 器内建自测试三种，各有利弊。
存储器直接存取测 试是利用自动测试设备来进行测试，自动测试设备 的性能和测试成本使得直接存取测试方式对大容 量的存储器并不合适。
存储器的宏测试将存储器 作为一个宏模块，利用电路内部的扫描路径生成宏 模块的测试向量，再通过自动测试设备在电路外部施加测试矢量，对于较大的存储器，宏测试向量的 数据量较大，测试需要较长时间。
存储器内建自测 试是在存储器外围产生一整套控制电路，实现芯片 内置存储器测试模式的自动产生及测试结果的自 动判别，这种方法增加芯片的面积，但是具有自动化程度 、量 、、等优势(]。
对于存储器来说，最主要的测试是读写逻辑功 能测试，以检测存储单元的故障，包括由于坏的金 属连接、坏的元件、芯片逻辑错误等原因引起的功 能故障。
这些故障通常被简化为几个较为成熟的 故障模型，通过不同的测试图形算法来检测故障。
本文以存储器的测试图形为切入点，先简单介 绍存储器简化的故障模型，然后介绍常用的存储器 测试图形算法以及一些新近提出的改进存储器测 试图形算法，对其进行比较，并对将来存储器测试 图形的发展进行预期。
收稿日期：2016年10月8日，修回日期：2016年11月25日作者简介:罗晶，女，硕士，助理工程师，研究方向：元器件测试。
杨士宁，男，硕士，工程师，研究方向：元器件测试。
石雪梅，女，硕士,工程师，研究方向:元器件测试。
2017年第4期计算机与数字工程741图2齐步图形算法示意图4"其他形种形均为N 型形，其共 同特点，但覆盖的有限。
相而言，齐步算法的效率最高。
除此，还有很多复杂度更高的图形，比如乒乓算法、蝶形算法等。
B 乓算法的 覆很高，能够有效出固定 、转、耦合形其形序列长度为4N2Y 2N ，属于N 2型：形。
蝶形算法同样具有很高的 覆，能够有效 出固定、地址 形，属于N3/2型形。
些高复杂度的形 有一个共同的弊端，时间复杂度 ，过长，虽然在理论中有很高的 覆，但在实际生产中很少使用。
此，在近期关于存 形算法的中，提出了一些改进的N图形算法，跟经典的测试算法，在不大量增加的前提下，能够有效地提覆，在下一详细介图形。
0 0 0 01 1 1 10 1 0 10 0 0 0 1 1 1 1 1 0 1 00 0 0 01 1 1 10 1 0 10 0 0 01 1 1 11 0 1 0⑷全“。
”⑶全“1’’ fe 蕾图1常见测试图形算法1"全“0”/全“1”图形“0”/全“1”图形如 1所示， 存储顺序写0、读0、写1、读1， 形序列长度为4N ，可用于 存 的固定故障。
2" 板图形板图形也称棋形，向存储单的数据图形 据存选址地址码的性而定的，如果存的址码和列地址中有偶数个1，其 性为0,则在该存 中写“0”，反之写“1”。
根据算法写入背景图形，然后 逐位读出并检测结果的正确性，再 形重复述过程，形序列长度为4N 。
（校板图形可用于 存的固定 、地址译码，以及相邻位的 。
3"齐 形齐 形算法也称March 算法，是对存 L的每个次的一种方法，从第一个存开始，逐一对每个取，直最后一*个 结束才完成一* 描。
齐步算法的流程如图2 ，W 0、W 1、R 0、R 1 表示写“0”、写“1”、读“0”、读“1”。
体流程为:首先 形写全“0”，址2常用的存储器测试图形算法对于存储器的功能测试，算法有很多种，分别针对不同的存 模型，包括固定、转换故、耦合故障、图形、寻址、数据保留故等。
一个高效率的算法，需要用能少的形 能短的能多的。
从理论上说，存在覆 有的算法，实际上由于时间复杂度的无法实现。
假设用N 表示一个存 的地址数， 形的复杂度可以用N 来表示。
从表1中可以看到复杂度分为N 'N ^'N 2的 形的（)。
表1各种测试图形的测试时间量图形1kb16kb 256kb1M b 4M b 16M b 64M b N 图形(4N )0. 4m s 6. 4m s102. 4m s 0.4s 1. 7s 6.6s 26. 8sN 3/2 图形(3N 3/2)10m s0. 625s 40s 5. 5m in 43m in 5. 75h 45. 5h N 2 图形(3N 2)315)^1. 35m in 5. 75h 92h 61. 5d2. 7a42. 5a注:计算数据时取测试周期为1〇〇ns (10MH z )。
基于表1计算的，对于较大容量的存储器来说，N 3/2图形N2图形的 在实际中是无法承受的。
在实际 中最常用的算法主要有全“0”/全“1”图形，板图形和齐“1”/“0” 形， 如 1 。
种 形 为 N开 增址方向顺序读“0”、写“1”(R 〇W1"，一直到最 址。
后 最址开址方 顺序读“1”、写“0”（R 1W0"，形序列长度为9N 。
齐形 用于 的固 定、 址译转。
oooo_1W丨rr lw 」R R R R —w l t w l t w l t w l j o A ^ o A ^ o A ^o^RR R R o o ooirw t w tw t W J742罗晶等:存储器测试图形算法概述第45卷R1W 1R1W 0R0I R1W 1R1W 0R0tR1W 1R1W 0R0tR1W 1R1W 0R0图4M arc hS S E 算法示意图(1)所有存储单元写“〇”；址位递增址位，对每个存储单元依次 读“〇”、写“〇”、读“〇”、写“1”、读“1”操作&(3) 址位递增址位，对每个存储单元依次 读“1”、写“1”、读“1”、写“"”、读“〇”操作&(4) 址 递址 ， 对 个存次读“0”、写“0”、读“0”、写“1”、读“1”操经过改进的棋 齐步算法 形序列长度为5N，跟齐 形算法 #长没有增加，而故障覆显提高。
2) 基于棋盘算法的改进棋 形算法中，对于每一个存说，只经过了从“0”到“1”的转“1”到“0”的转换，不能覆的转 。
于是对棋盘算法了巧妙的改进，具体流程如下：棋 形；(2) 写入棋形；(3) 读棋形；棋形；(5)读 棋 形。
改进算法与棋算法 ，形序列长度增加了 N，能够出 的转 、地址、固定 及相邻的桥，故覆 有所提高。
3) MarchSSE算法[8]MarchSSE 算法是针对存的动态故障检而改进的算法，如图4 ，其具体操作流程如下：。
改进的存储器测试图形算法目前，国内外经典的March 算法有MATS 、MATS +、MarchA 、MarchB 、MarchC 、March C —、M archC+、MarchLR、MarchSR 等。
1979 年 Nairt 提出的MATS 算法对固定故障提供了最短 的齐 ；由MATS 改进的MATSY 算法能够址 及固定 ；1980年提出的MarchA、M archB 算法可用于障；1991年，VandeGoor 对M atchC 算法进行改 ，提出了 M achC —算法，在获得同样的 覆的前提下降低了 M a c h C 算法的复杂度; MarchCY 在M archC 的基础上增加了 3N 的复杂 度，但同时提高了故障覆 。
MarchC 算法及其算法现成为存 的主流算法3。
：介种较为新颖巧妙的改进算法。
1)棋盘型齐步算法种算法的构想是在齐步算法中使用棋式，棋盘算法 出固定邻单元的桥 ，齐形算法 覆的固定故、地址译 转。
将两种算法相结合，不仅实现两种算法的功能，由于读写特殊性，还可以检测一邻图形敏感故障。
如图3为棋 齐步算法的，具体的测试过程如下：图3! 算法图(1) 有存 0。
⑵读A0 (表 址为0的单元）的“0”，再改写为“0”;读A1 的“0”，再改写为读A2 的“0”，再改写为“0”读A 3 的“0”，再改写为,”…直到A 〃一1。
此 完后，存 ：被写为棋式。
(3)读An —1单元的“1”，再改写为“0”;读A ,—2的“0”，再改写为,”…直到A0。
此步完成后，存被写为一个与步骤(2)结束后 的棋式。
R0W 0R0W 1R1t R0W 0R0W 1R1t R0W 0R0W 1R1tR0W 0R0W 1R1oooo■wt w tw tWJ2017年第4期计算机与数字工程743作&(5) 从高地址递位减到低地址位，对每个存储单 元依次进行读“1”、写“1”、读“1”、写“0”、读“0”操作&(6) 所有的存储单元读“0”。