实验一存储器实验
存储器和总线实验报告
存储器和总线实验报告一、实验目的：1.了解存储器和总线的基本概念和原理；2.学习存储器和总线的组成和工作方式；3.掌握存储器和总线在计算机系统中的应用。
二、实验仪器及材料：1.计算机实验箱；2.存储器芯片；3.总线驱动芯片；4.示波器；5.万用表等。
三、实验原理及过程：存储器是计算机系统中的重要组成部分，用于存储数据和指令。
总线是计算机系统中的信息传输通道，用于连接各个硬件设备。
本实验通过实际操作和观察，深入理解存储器和总线的原理与应用。
1.存储器实验：将存储器芯片插入计算机实验箱的指定插槽，并连接好电源和控制线。
打开计算机实验箱的电源，通过示波器和万用表，观察存储器的读写操作。
2.总线实验：将总线驱动芯片插入计算机实验箱的指定插槽，并连接好电源和控制线。
打开计算机实验箱的电源，并连接外部硬件设备，如打印机、显示器等，通过控制总线，进行数据传输和设备控制。
四、实验结果及分析：在存储器实验中，通过示波器和万用表观察到了存储器的读写操作，可以看到存储器的读取速度相对较快，写入速度较慢。
这是因为存储器的读取是通过直接寻址方式，直接获取指定地址上的数据，速度较快；而写入需要进行写入操作，写入数据需要经过一系列的控制和验证步骤，速度较慢。
在总线实验中，通过控制总线进行数据传输和设备控制，可以实现设备间的数据共享和信息传递。
例如，将计算机连接到打印机，通过总线进行数据传输，可以将计算机上的文件直接打印出来。
通过总线还可以连接各种外部设备，如键盘、鼠标、显示器等，实现设备的控制和数据输入输出。
通过本次实验，加深了对存储器和总线的理解和认识。
存储器是计算机系统中重要的存储单元，用于存储数据和指令；总线是计算机系统中的信息传输通道，用于连接各个硬件设备。
存储器和总线的性能对计算机的运行速度和稳定性有重要影响，因此，合理使用和优化存储器和总线是提高计算机系统性能的关键。
五、实验总结：本次实验通过实际操作和观察，加深了对存储器和总线的理解和认识。
实验一 数据存储实验
实验一数据存储实验一、实验目的1、了解DSP开发系统的组成和结构；2、熟悉DSP芯片的开发过程和原理；3、掌握TMS320C54的存储器空间的分配；4、熟悉C54X系列的寻址系统和操作数据空间的指令。
二、实验设备计算机，CCS 2.0版软件，DSP仿真器，实验箱。
三、实验原理1、系统连接进行DSP实验之前，先必须连接好仿真器、实验箱及计算机，连接方法如下所示：2、TMS32OVC5402的存储器空间分配对于数据存储空间而言，映射表相对固定。
值得注意的是内部寄存器都映射到数据存储空间内。
因此在编程应用时这些特定的空间不能作其他用途。
对于程序存储空间而言，其映射表和CPU的工作模式有关。
当MP/MC引脚为高电平时，CPU工作在微处理器模式；当MP/MC引脚低电平时，CPU工作在为计算机模式。
具体的存储器映射关系如上图所示。
3、数据存储的汇编指令存储指令是把源操作数或立即数存入存储器或寄存器，主要有ST和STM以及配合使用的重复指令RPT四、实验步骤与内容1、连接好DSP开发系统，运行CCS软件2、加载“exp02.out”，用“View”下拉菜单中的“Memory”查看内存单元，输入要查看的内存单元地址。
本实验要查看0x1000H~0x100FH单元的数值变化，输入地址0x1000H。
查看0x1000H~0x100FH单元的初始值，单击“Run”运行程序，单击“Halt”暂停程序运行，查看0x1000H~0x100FH单元内数值的变化。
3、修改程序中的存储单元地址，改变填充值，重新运行程序，观察并记录实验结果。
五、实验思考题1、写出从编写到执行一个DSP程序的步骤。
2、实验中数据是在数据存储器之间进行的，那么数据能否在程序存储器和数据存储器之间传送？如果能，请查阅资料该如何进行？。
静态随机存储器实验实验报告
静态随机存储器实验实验报告一、实验目的本次静态随机存储器实验的目的在于深入了解静态随机存储器（SRAM）的工作原理、存储结构和读写操作，通过实际操作和数据观测，掌握 SRAM 的性能特点和应用方法，并培养对数字电路和存储技术的实践能力和问题解决能力。
二、实验原理静态随机存储器（SRAM）是一种随机存取存储器，它使用触发器来存储数据。
每个存储单元由六个晶体管组成，能够保持数据的状态，只要电源不断电，数据就不会丢失。
SRAM 的读写操作是通过地址线选择存储单元，然后通过数据线进行数据的读取或写入。
读操作时，被选中单元的数据通过数据线输出；写操作时，数据通过数据线输入到被选中的单元。
三、实验设备与材料1、数字电路实验箱2、静态随机存储器芯片（如 6116 等）3、示波器4、逻辑分析仪5、导线若干四、实验步骤1、连接实验电路将静态随机存储器芯片插入实验箱的相应插槽。
按照实验原理图，使用导线连接芯片的地址线、数据线、控制线与实验箱上的控制信号源和数据输入输出端口。
2、设置控制信号通过实验箱上的开关或旋钮，设置地址线的输入值，以选择要操作的存储单元。
设置读写控制信号，确定是进行读操作还是写操作。
3、进行写操作当读写控制信号为写时，通过数据输入端口输入要写入的数据。
观察实验箱上的相关指示灯或示波器，确认数据成功写入存储单元。
4、进行读操作将读写控制信号切换为读。
从数据输出端口读取存储单元中的数据，并与之前写入的数据进行对比，验证读取结果的正确性。
5、改变地址，重复读写操作更改地址线的值，选择不同的存储单元进行读写操作。
记录每次读写操作的数据，分析存储单元的地址与数据之间的对应关系。
6、使用逻辑分析仪观测信号将逻辑分析仪连接到实验电路的相关信号线上，如地址线、数据线和控制信号线。
运行逻辑分析仪，捕获读写操作过程中的信号波形，分析信号的时序和逻辑关系。
五、实验数据与结果1、记录了不同地址下写入和读取的数据，如下表所示：｜地址｜写入数据｜读取数据｜｜｜｜｜｜ 0000 ｜ 0101 ｜ 0101 ｜｜ 0001 ｜ 1010 ｜ 1010 ｜｜ 0010 ｜ 1100 ｜ 1100 ｜｜ 0011 ｜ 0011 ｜ 0011 ｜｜｜｜｜2、通过逻辑分析仪观测到的读写控制信号、地址信号和数据信号的波形图，清晰地展示了读写操作的时序关系。
计算机组成原理实验报告6-存储器EM实验（推荐5篇）
计算机组成原理实验报告6-存储器EM实验（推荐5篇）第一篇：计算机组成原理实验报告6-存储器EM实验2.6 存储器EM实验姓名：孙坚学号：134173733班级：13计算机日期：2015.5.29一．实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，实现程序存储器EM 的读写操作。
二．实验目的：了解模型机中程序存储器EM 的工作原理及控制方法。
三．实验电路：存储器EM 由一片6116RAM 构成，是用户存放程序和数据的地方。
存储器EM 通过一片74HC245 与数据总线相连。
存储器EM 的地址可选择由PC或MAR 提供。
存储器EM 的数据输出直接接到指令总线IBUS，指令总线IBUS 的数据还可以来自一片74HC245。
当ICOE 为0 时，这片74HC245 输出中断指令B8。
EM原理图连接线表四．实验数据及步骤：实验1：PC/MAR 输出地址选择置控制信号为：以下存贮器EM实验均由MAR提供地址实验2：存储器EM 写实验将地址0 写入MAR二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据00H 置控制信号为：按STEP键, 将地址0 写入MAR将数据11H写入EM[0]二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据11H 置控制信号为：按STEP键, 将数据11H写入EM[0]将地址1 写入MAR二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据01H 置控制信号为：按STEP键, 将地址1 写入MAR将数据22H写入EM[1]二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据22H 置控制信号为：按STEP键，将数据22H写入EM[1]实验3：存储器EM 读实验将地址0 写入MAR二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据00H 置控制信号为：按STEP键, 将地址0 写入MAR读EM[0]置控制信号为：EM[0]被读出：11H将地址1写入MAR二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据01H 置控制信号为：按STEP键，将地址0写入MAR读EM[1]置控制信号为：EM[1]被读出：22H实验4：存储器打入IR指令寄存器/uPC实验将地址0写入MAR 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据00H 置控制信号为：按STEP键，将地址0写入MAR读EM[0]，写入IR及uPC置控制信号为：EM[0]被读出：11H 按STEP键，将EM[0]写入IR及uPC，IR=11H，uPC=10H将地址1写入MAR二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据01H 置控制信号为：按STEP键，将地址1写入MAR读EM[1]，写入IR及uPC置控制信号为：EM[1]被读出：22H 按STEP键，将地址EM[1]写入IR及uPC，IR=22H，uPC=20H实验5：使用实验仪小键盘输入EM1．连接J1，J22．打开电源3．按TV/ME键，选择EM4．输入两位地址，00 5．按NEXT，进入程序修改6．按两位程序数据7．按NEXT选择下个地址/按LAST选择上个地址8．重复6，7 步输入程序 9．按RST结束五．心得体会：通过此次实验，我了解了模型机中程序存储器EM 的工作原理及控制方法。
存储器实验报告
实验报告书写指南课程名称：计算机组成原理实验项目名称：静态随机存储器实验实验目的:掌握静态随机存储器RAM工作特性及数据的读写方法。
实验原理实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1-1所示。
6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地。
图2-1-1 SRAM 6116引脚图由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图2-1-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出（时序单元的介绍见附录2）。
IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。
表2-1-1 SRAM 6116功能表CS WE OE功能1 0 0 0×1×1不选择读写写RDT3WR图2-1-2 读写控制逻辑实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。
地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。
数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
RDWR图2-1-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR按钮。
实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低（即MEM操作），RD、WR 高有效，MR和MW低有效，LDAR高有效。
计组存储器实验实验报告(3篇)
第1篇一、实验目的1. 理解存储器的基本组成和工作原理；2. 掌握存储器的读写操作过程；3. 熟悉存储器芯片的引脚功能及连接方式；4. 了解存储器与CPU的交互过程。
二、实验环境1. 实验设备：TD-CMA计算机组成原理实验箱、计算机；2. 实验软件：无。
三、实验原理1. 存储器由地址线、数据线、控制线、存储单元等组成；2. 地址线用于指定存储单元的位置，数据线用于传输数据，控制线用于控制读写操作；3. 存储器芯片的引脚功能：地址线、数据线、片选线、读线、写线等；4. 存储器与CPU的交互过程：CPU通过地址线访问存储器，通过控制线控制读写操作，通过数据线进行数据传输。
四、实验内容1. 连线：按照实验原理图连接实验箱中的存储器芯片、地址线、数据线、控制线等；2. 写入操作：将数据从输入单元IN输入到地址寄存器AR中，然后通过控制线将数据写入存储器的指定单元；3. 读取操作：通过地址线指定存储单元，通过控制线读取数据，然后通过数据线将数据输出到输出单元OUT；4. 实验步骤：a. 连接实验一（输入、输出实验）的全部连线；b. 按实验逻辑原理图连接两根信号低电平有效信号线；c. 连接A7-A0 8根地址线；d. 连接13-AR正脉冲有效信号线；e. 在输入数据开关上拨一个地址数据（如00000001，即16进制数01H），拨下开关，把地址数据送总线；f. 拨动一下B-AR开关，实现0-1-0”，产生一个正脉冲，把地址数据送地址寄存器AR保存；g. 在输入数据开关上拨一个实验数据（如10000000，即16进制数80H），拨下控制开关，把实验数据送到总线；h. 拨动控制开关，即实现1-0-1”，产生一个负脉冲，把实验数据存入存储器的01H号单元；i. 按表2-11所示的地址数据和实验数据，重复上述步骤。
五、实验结果与分析1. 通过实验，成功实现了存储器的读写操作；2. 观察到地址线、数据线、控制线在读写操作中的协同作用；3. 理解了存储器芯片的引脚功能及连接方式；4. 掌握了存储器与CPU的交互过程。
实验一存储器和总线实验报告
实验一存储器和总线实验1.1实验目的________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ 1.2实验内容1. 内部存储器（RAM 6116）读写实验________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ 1.3实验环境1、实验设备，实验设备中用到的单元。
实验一 存储器和总线实验指导书
实验一 存储器和总线实验1.1 实验目的1．熟悉计算机组成原理教学实验系统Dais-CMH+的组成及其使用方法；2．掌握静态随机存储器RAM的工作原理及其使用方法；3．了解存储器和总线组成的硬件电路，了解与存储器有关的总线信号功能及使用方法；1.2 实验内容内部存储器（RAM 6116）读写实验在实验系统的手动工作方式下完成下列操作：(1) 内部总线数据写入存储器：向存储器01H、2EH两个地址单元中分别写入数据1AH、1BH，记录相关数据，填表2-1-4。
(2) 读存储器中数据至总线：依次读出01H、2EH两个地址单元中的内容，查看其各单元中的内容是否与自己写入的内容一致，记录相关数据，填表2-1-5。
1.3实验要求内部存储器（RAM 6116）读写实验要求（1）根据实验原理图2-1-2，在实验设备平台上将存储器单元、地址总线单元、缓冲输入单元、时序启停单元的各控制信号用短线连接好；将各数据总线及地址总线也连好。
（2）按照实验内容完成实验项目。
（3）以表格形式记录实验中的写入/读出数据和对应的控制信号状态等信息。
1.4 实验器材1．Dais-CMH+ 计算机组成原理教学实验系统1台；2．8芯扁平排线2条，双头导线若干；3．逻辑笔，万用表等。
1.5 实验原理一、内部存储器（RAM 6116）读写实验本存储器实验的电路原理如图2-1-2所示，主要由RAM（6116）、地址寄存器AR（74LS273）、数据显示、地址显示、数据输入开关及其相关的控制信号（二进制开关单元）等组成。
其中，数据输入开关可用来设置地址或数据。
控制信号为逻1辑“1”时有效（开关拨向上方），否则无效。
静态随机存储器（RAM）由一片6116芯片构成，如图2-1-1所示。
6116的容量是2KB，有A10~A0共11条地址线。
在本实验系统中，只用到A7~A0这8条地址线，高3位地址线A10~A8接地，因此，其实际容量为256B。
D7~D0是6116的数据线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
* * 实验一 存储器实验 1．FPGA中LPM_ROM定制与读出实验 一．实验目的 1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。 2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中mega_lpm_ROM的功能。 二．实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。lpm_ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号：inclk——输入时钟脉冲；q[23..0]——lpm_ROM的24位数据输出端；a[5..0]——lpm_ROM的6位读出地址。 实验中主要应掌握以下三方面的内容： ⑴ lpm_ROM的参数设置； ⑵ lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写； * * ⑶ lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。 三．实验步骤 （1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address[]和数据总线宽度q[]，分别为6位和24位,并添加输入输出引脚，如图3-1-1设置和连接。 （2）设置图3-1-1为工程。 （3）在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图3-1-2），用键盘输入lpm_ROM配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。 (4) 用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。这里预先给出后面将要用到的微程序文件：rom_a.mif 。rom_a.mif中的数据是微指令码（图3-1-3）。 （5）全程编译。 （6）下载SOF文件至FPGA，改变lpm_ROM的地址a[5..0]，外加读脉冲，通过实验台上的数码管比较读出的数据是否与初始化数据(rom_a.mif中的数据)一致。
注：下载sof示例文件至实验台上的FPGA，选择实验电路模式仍为NO.0，24位数据输出由数码8至数码3显示，6位地址由键2、键1输入，键1负责低4位，地址锁存时钟CLK由键8控制，每一次上升沿，将地址锁入，数码管8/7/6/5/4/3将显示ROM中输出的数据。发光管8至1显示输入的6位地址值。 * * 图3-1-1 lpm_ROM的结构图 图3-1-2 设置在系统ROM/RAM读写允许 图3-1-3 rom_a.mif中的数据 （7）打开QuartusII的在系统存储模块读写工具，了解FPGA中ROM中的数据，并对其进行在系统写操作（图3-1-4）。 * * 图3-1-4 在系统存储模块读写 四．实验要求 (1) 实验前认真复习LPM-ROM存储器部分的有关内容。 (2) 记录实验数据，写出实验报告，给出仿真波形图。 (3) 通过本实验，对FPGA中EAB构成的LPM-ROM存储器有何认识，有什么收获？ 五．思考题 （1）如何在图形编辑窗口中设计LPM-ROM存储器？怎样设计地址宽度和数据线的宽度？怎样导入LPM-ROM的设计参数文件和存储LPM-ROM的设计参数文件？ （2）怎样对LPM-ROM的设计参数文件进行软件仿真测试？ （3）怎样在GW48实验台上对LPM-ROM进行测试？ （4）学习LPM-ROM用VHDL语言的文本设计方法（顶层文件用VHDL表达）。 （5）了解LPM-ROM存储器占用FPGA中EAB资源的情况。
2．FPGA中LPM_RAM读写实验 一．实验目的 1、 了解FPGA中RAMlpm_ram_dq的功能， * * 2、 掌握lpm_ram_dq的参数设置和使用方法， 3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。 二．实验原理 在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq的结构如图3-2-1。数据从ram_dp0的左边D[7..0]输入，从右边Q[7..0]输出，R/W——为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，在inclock是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。 数据的读出：从A[7..0]输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q[7..0]输出。 R/W——读/写控制端，低电平时进行读操作，高电平时进行写操作； CLK——读/写时钟脉冲； DATA[7..0]——RAM_dq0的8位数据输入端； A[7..0]——RAM的读出和写入地址； Q[7..0]——RAM_dq0的8位数据输出端。 三．实验步骤 （1）按图3-2-1输入电路图。并进行编译、引脚锁定、FPGA配置。 （2）通过键1、键2输入RAM的8位数据（选择实验电路模式1），键3、键4输入存储器的8位地址。键8控制读/写允许，低电平时读允许，高电平时写允许；键7（CLK0）产生读/写时钟脉冲，即生成写地址锁存脉冲，对lpm_ram_dq进行写/读操作。 （3）注意，lpm_ram_dq也能加入初始化文件（这里是5_ram.mif ,是后面将要用到的模型CPU执行微程序文件），注意此文件加入的路径表达和文件表达（3-2-2）： ./ * * 5_ram.mif ,（后缀mif要小写），同时选择在系统读写RAM功能，RAM的ID名取为：ram1。 注：验证程序文件在DEMO5_lpm_ram目录，工程名是ram_dp1.bdf，下载ram_dp1.sof至实验台上的FPGA，选择实验电路模式为NO.1，按以上方式首先进行验证实验。首先控制读出初始化数据，与载入的初始化文件ram_dp1.mif中的数据进行比较，然后控制写入一些数据，再读出比较。使用在系统读写RAM的工具对其中的数据进行读写操作（图3-2-3），设置成连续读模式，将在系统读写工具窗口的数据与实验箱上数码管上显示的数据对照起来看。 四．实验要求 (1) 实验前认真复习存储器部分的有关内容； (2) 写出实验报告 五．思考题 （1）如何在图形编辑窗口中设计lpm_ram_dq存储器？怎样设定地址宽度和数据线的宽度？设计一数据宽度为6，地址线宽度为7的RAM，仿真检验其功能，并在FPGA上进行硬件测试。 （2）如何建立lpm_ram_dq的数据初始化，如何导入和存储lpm_ram_dq参数文件？生成一个mif文件，并导入以上的RAM中。 （3）怎样对lpm_ram_dq设计参数文件进行软件仿真测试？ （4）使用VHDL文件作为顶层文件，学习lpm_ram_dq的VHDL语言的文本设计方法。 （5）了解lpm_ram_dq存储器占用FPGA中EAB资源的情况。 （6）使用系统读写RAM的工具对其中的数据进行读写操作。 （7）lpm_ram_dq存储器在CPU中有何作用？ * * 图3-2-2 lpm_ram_dq加入初始化文件和选择在系统读写RAM功能 图3-2-1 lpm_ram_dp实验电路图 3． FIFO定制与读/写实验 一．实验目的 1. 掌握FPGA中先进先出存储器lpm_fifo的功能，工作特性和读写方法。 2. 了解FPGA中lpm_fifo的功能，掌握lpm_fifo的参数设置和使用方法。 3. 掌握lpm_fifo作为先进先出存储器FIFO的工作特性和读写方法。 二．实验原理 * * FIFO（First In First Out）是一种存储电路，用来存储、缓冲在两个异步时钟之间的数据传输。使用异步FIFO可以在两个不同时钟系统之间快速而方便地实时传输数据。在网络接口、图像处理、CPU设计等方面，FIFO具有广泛的应用。在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_fifo的结构如图3-3-1所示。
WR — 写控制端，高电平时进行写操作； RD — 读控制端，高电平时进行读操作； CLK — 读/写时钟脉冲； CLR — FIFO中数据异步清零信号； D[7..0] — lpm_fifo的8位数据输入端； Q[7..0] — lpm_fifo的8位数据输出端; U[7..0] — 表示lpm_fifo已经使用的地址空间
图3-3-1 lpm_fifo的实验结构图 * * 图3-3-2 lpm_fifo的仿真波形图 三．实验步骤 1．编辑输入lpm_fifo实验电路（双击原理图3-3-1的FIFO元件，可进入该元件的编辑窗）。 2．将编译通过的文件下载到GW-48实验台，实验台选择工作模式NO.0； 3．通过实验台上的键1、键2输入数据，键3控制读/写允许WR（高电平写有效，低电平读有效，）、键7控制数据清0（高电平清0有效）、键8输入CLK信号，数码管4/3显示已占用地址，数码管2/1显示FIFO输出的数据： 4．将数据写入LPM-FIFO：键3置高电平（写允许）；键7清0一次；键1、键2每输入一个新数据（数据显示于发光管D8-D1），键8就给出一个脉冲（按键0-1-0），将数据压入FIFO中； 5．将数据读出LPM-FIFO：键3置低电平（读允许）；随着键8给出脉冲，观察数码管2/1显示的FIFO中输出的数据，与刚才写入的数据进行比较，同时注意数码4/3显示的地址数变化的顺序。 注：验证程序文件工程名是fifo2.bdf，下载fifo2.sof至实验台上的FPGA，选择实验电路模式为NO.0，按以上方式首先进行验证实验。