8421BCD码与余三码的相互转换
数字电子技术基础 第二版 (侯建军 著) 高等教育出版社 课后答案
7后答案网（）
（4） F = ( A + D )( A + D )( B + C ) = A + D + A + D + B + C = A D + AD + B C 题 1.5 逻辑函数有几种表示方法？它们之间如何相互转换？ 答：逻辑函数有五种常用表达方法，分别是与或式，或与式，与非与非式，或非或非式 和与或非式。与或式和或与式是基本表达方法，它们之间的转化利用包含律，分配律等基本 方法完成。与非与非式是由与或式两次取反，利用反演律变换的。或非或非式是由或与式两 次取反，利用反演律变换的。与或非式是由或与式两次取反，然后两次用反演律变换的。 题 1.6 最小项的逻辑相邻的含义是什么？在卡诺图中是怎样体现的？ 答： 最小项的逻辑相邻是指最小项内所含的变量中只有一个变量互为补，反映在卡诺图 中是几何位置相邻。 题 1.7 试总结并说出 （1）由真值表写逻辑函数式的方法； （2）由函数式列真值表的方法； （3）从逻辑图写逻辑函数式的方法； （4）从逻辑函数式画逻辑图的方法； （5）卡诺图的绘制方法； （6）利用卡诺图化简函数式的方法。 答： （1 ） 将真值表中每个输出为 1 的输入变量取值组合写成一个乘积项，若输入变量取 值为 1，乘积项中的因子用原变量表示，反之用反变量表示，然后将这些乘积项做逻辑加。 （2）给函数式中所有输入量依次赋值，观察取这些输入组合的情况下输出的状态，绘 制真值表。 （3）逻辑图的逻辑符号就是表示函数式间的运算关系，将对应的逻辑符号转换成逻辑 运算符，写成逻辑函数式。 （4）将逻辑函数式中的逻辑符号相应转化成各种逻辑门来表示。 （5）根据变量的个数决定卡诺图的方框数，卡诺图中行列变量的取值按循环码规律排 列，以保证几何位置上相邻的方格其对应的最小项为逻辑相邻项。 （6）用卡诺图化简函数时，首先将函数填入相应的卡诺图中，然后按作圈原则将图上 填 1 的方格圈起来，要求圈的数量少，范围大，每个圈用对应的积项表示，最后将所有积项 逻辑相加，就得到了最简的与或表达式。最简或与表达式化简是将所有取 0 的作圈，然后将 所有圈用对应的和项表示，注意若圈对应的变量取值是 0 写成原变量，取 1 写成反变量， 最 后将所有和项逻辑乘。 题 1.8 为什么说逻辑函数的真值表和最小项表达式具有唯一性？ 答：对于任何一个最小项，只有一组变量取值使它的值为 1，同样的，只有一组最小项 的逻辑组合完全满足输出值为 1。真值表是和最小项表达式相对应的。两者对于同一个逻辑 函数都是唯一的。 题 1.9 什么叫约束项？如何用约束项化简逻辑函数？ 答：输入变量的取值受到限制称受到约束，它们对应的最小项称为约束项。采用图解法 对含约束项的逻辑函数进行化简，在对应的格内添上“×” ，根据作圈的需要这些格可以视 为“1”也可以视为“0 ” 。 题 1.10 试说明两个逻辑函数间的与、或、异或运算可以通过卡诺图中对应的最小项作 与、或、异或运算来实现。 答：逻辑函数间的与、或、异或运算相当于逻辑函数各个最小项的运算，也就是卡诺图 中对应项的运算。那么可以通过卡诺图将逻辑函数间的运算转换成若干一位的逻辑运算， 然 后化简得到最简的表达式。
数字逻辑复习题
一、写出二进制数1110001.11对应的八进制、十进制、十六进制和8421BCD 码形式的数值。
（1110001.11）2 = (161.6)8= (113.75)10 = (71.C)16=(0001 0001 0011.01110101)8421BCD(6C.8)16=（1101100.1）2= (154.4)8= (108.5)10=(0001 0000 1000. 0101)8421BCD（10011000）8421BCD =（1100010 ）2=（ 98 ）10=（ 62 ）16。
二、下图所示各电路均由TTL 门组成，已知R on =3.2K Ω，R off =0.91K Ω，试分别写出Y 1-Y 4的逻辑函数表达式。
A BY 12A B 4K 3Y 4Y 1-Y 4的逻辑函数表达式BA Y =1D C B A Y ∙=2B A B A Y =⊗⊗=)1)(0(3C B A C B A Y +=4Y 1Y 2A B 39KY 4Y 1-Y 4的逻辑函数表达式B A 1=Y DC B A Y ∙=20)1()0(3=+++=BA YC C 4B A B A Y +=AB11 B A + AA B A BAA B1AB B A 1三、1．要将一D 触发器转换为JK 触发器，则应令D= n n Q K Q J +2．上升沿触发的JK 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。
CP QS D R D J K↑∙+=+CP Q K Q J Q n n n )(1CP QS D R D J K3．上升沿触发的D 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。
↑∙=+CP Q n D 1CP QD S DR D4．上升沿触发的D 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。
习题3 组合逻辑电路分析与设计 数字电子技术 含答案
1习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：所以：AB 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比较器的功能。
A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。
2解：电路的逻辑函数表达式为：(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪⎨=⎪⎩时）；输出高阻态（时）电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。
电路实现数据选择器的功能。
[题3.3] 图题3.3是一个密码锁控制电路。
开锁条件是必须将开锁开关闭合，且要拨对密码。
如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。
否则，开锁信号为0，报警信号为1。
试分析该电路的密码是多少。
解：1Y S ABCD =⋅2Y S ABCD =⋅分析电路可知：电路的密码是1001。
[题3.4] 图题3.4所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。
其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。
试分析图示电路的逻辑功能。
3解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
[题3.5] 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A 、B 、C ），两个备用电梯。
当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。
现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y 1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y 2），使备用电梯主电源接通，处于可运行状态。
数字逻辑课程设计余3码转换成8421 BCD 码
学号：课程设计题目余3码转换成8421 BCD 码学院计算机科学与技术专业计算机科学与技术班级姓名指导教师2010 年06 月24 日课程设计任务书学生姓名拉巴珠久学生专业班级计算机0806指导教师黄靖学院名称计算机科学与技术学院一、题目：余3码转换成8421 BCD 码原始条件：使用“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计余3码转换成8421 BCD 码。
二、要求完成设计的主要任务如下：1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
2．使用同步时序逻辑电路的设计方法，设计余3码转换成8421 BCD 码。
写出设计中的三个过程。
画出课程设计图。
3．根据74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成8421 BCD 码电路图中标上引脚号。
4．在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成8421 BCD 码电路。
指导教师签名：20 年月日系主任（责任教师）签名：20 年月日1设计目的1．掌握组合逻辑电路的基本概念与结构。
2．认识基本门电路74LS08、74LS32、74LS04的各端口，能够正确的使用。
3．了解余3码转换成8421BCD码的工作原理，调试及故障排除方法。
2设计要求1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
2．使用同步时序逻辑电路的设计方法，设计余3码转换成8421 BCD 码。
写出设计中的三个过程。
画出课程设计图。
3．根据74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成8421 BCD 码电路图中标上引脚号。
4．在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成8421 BCD 码电路。
第3章--作业解答
（3）C1C2=10时， F A B
（4）C1C2=11时， F AB
试设计符合上述要求旳逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择， 故选用数据选择器实现，分析设计要求，得到 逻辑体现式：
F C1C 2( A B ) C C1 2( AB ) C1C 2( A B ) C1C2( AB )
1
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
10
0
1
1
习题3.19 用8选1数据选择器设计一种组合逻
辑电路。该电路有3个输入逻辑变量A、B、C 和1个工作状态控制变量M。当M=0时电路实 现“意见一致”功能（A、B、C状态一致时输出 为1，不然输出为0），而M=1时电路实现“多 数表决”功能，即输出与A、B、C中多数旳状
B1B0 A1A0
00
01
11
10
00 1 0 0
0
B1 B0
01 1
10
0
A B0 1 11 1
1
11
10 1 1 0 1
A1 B1
A1 A0
A1 B0
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
（3）卡诺图化简函数，得到最简与或式
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
outp(0)<='1' WHEN inp="000" ELSE '0'; outp(1)<='1' WHEN inp="001" ELSE '0'; outp(2)<='1' WHEN inp="010" ELSE '0'; outp(3)<='1' WHEN inp="011" ELSE '0'; outp(4)<='1' WHEN inp="100" ELSE '0'; outp(5)<='1' WHEN inp="101" ELSE '0'; outp(6)<='1' WHEN inp="110" ELSE '0'; outp(7)<='1' WHEN inp="111" ELSE '0'; END behave;
余3码至8421BCD码的转换
有逻辑函数画出逻辑电路图如下：
又例如 00011100，（这表示 8 位的二进制数）如将其视为二进制数，其值 为 28，但不能当成 BCD 码，因为在 8421BCD 码中，它是个非法编码 。 右图为十进制数和 8421BCD 编码的对应关系表： 二：余 3 码 由 8421 码加 3 后形成的余 3 码是一种 BCD 码，它是由 8421 码加 3 后形 成的（即余 3 码是在 8421 码基础上每位十进制数 BCD 码再加上二进制数 0011 得到的）。因为 8421 码中无 1010～1111 这 6 个代码，所以余 3 码中无 0000～0010、1101～1111 这 6 个代码。余 3 码不具有有权性，但具有自补 性，余 3 码是一种“对 9 的自补码” 8421 码是中国大陆的叫法， 即 BCD 代码。Binary-Coded Decimal，简称 BCD，称 BCD 码或二-十进 制代码，亦称二进码十进数。是一种二进制的数字编码形式，用二进制编码 的十进制代码。这种编码形式利用了四个位元来储存一个十进制的数码，使 二进制和十进制之间的转换得以快捷的进行。这种编码技巧，最常用于会计 系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。相对 于一般的浮点式记数法，采用 BCD 码，既可保存数值的精确度，又可免却使
余三码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正。 修正的方法是：如果有进位，则结果加 3；如果无进位，则结果减 3。 8421BCD 码转换成余 3 码 通过 WEWB32 软件实验，输入 BCD 码转换成余三码的逻辑函数为： 输入端口 a，b，c，d，输出端口 e，f，g，h，用 G3，G2，G1，G0 表 示： G3=A’BC+A’BD+ABC’ G2=A’B’C+A’BC’D’+B’C’D G1=A’C’D’+A’CD+B’C’D’ G0=A’D’+B’C’D’
《数字电子技术》部分习题解答
3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。
(1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。
解：(1) 按题意要求列真值表如下：0 0 0 0x 3x 2x 1x 0y 3y 2y 1y 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x xX X Y 033=x 3X X X X X Y 031022++=x 3X XX X X X X X X X X X Y 0132121231+++=x 3X Y 00=01001110000111101x 3x 2x 1x 01111(2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。
X X X X Y 03033==X X X X X X X X X X Y 0310*******=++=X X X X X X X X X X X X X X X X X X X X X X X X Y 0132012012030132012012031=+++= X Y 00=作图如下：x 3x 2x 1x 0y 3y 2y 1y 03.5 设计一交通灯监测电路。
红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。
解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。
8421bcd转换为余三码的方法
8421bcd转换为余三码的方法在计算机语言中，8421BCD是一种常用的数字编码方式，但在一些场合下，也需要将它转换为余三码的形式。
余三码已被广泛应用于数字电路的设计和计算机组成原理中。
下面，我们将分步骤介绍如何将8421BCD转换为余三码。
第一步：将8421BCD拆分成4位二进制数8421BCD指的是使用四个数码位来表示一个十进制数的一种编码方式。
8、4、2、1分别代表二进制数的8、4、2、1位。
将一个8421BCD数拆分成4位二进制数，是将每个数码位的数值转换成二进制数。
例如，将BCD码“0110 1001”拆分成4位二进制数就是“0110 1001”，因为每个数码位数值的8421BCD编码都可以直接转换成二进制数。
第二步：将每个二进制数转换为余数将二进制数转换为余数可以使用模三运算。
模三运算是指将一个数除以三后的余数。
对于一个二进制数，如果它的末位是1，则除以3后余1；如果末位是0，则除以3的余数为0。
例如，二进制数“1101”除以3的余数等于2，因为它的末位是1，“110”除以3的余数为0。
所以，“0110 1001”转换成余数的结果就是“010 010 101”。
第三步：将余数按倒序连接将余数按倒序连接就可以得到余三码。
这是因为在余三码中，高位和低位的顺序和二进制数是相反的。
例如，在二进制数中一个数的低位是在右边，而在余三码中，它的低位是在左边。
因此，在将多个余数连接在一起时，需要按倒序连接，才能得到正确的结果。
综上所述，将8421BCD转换为余三码需要完成三个步骤。
第一步是将8421BCD拆分成4位二进制数，第二步是将二进制数转换为余数，第三步是将余数按倒序连接。
这种转换方法可以帮助我们在数字电路设计和计算机组成原理中更好地应用余三码。
串行的8421BCD码转换成串行余3码的逻辑系统的设计
通过各个函数表达式可用逻辑门电路搭建转换电路。
方案二：
8421BCD码到余三码转换只需要将8421BCD码加0011即可，这样我们可以直接利用加法器进行转换。
方案一中所用的门电路较多，设计复杂，且各端输出延迟也不等，所以我们采用方案二。
3、输出部分
输出段我们采用74LS163构成一个模四的计数器，采用多路复用器对四个数据Q3Q2Q1Q0选择输出，从而得到串行输出的余三码。
串行的8421BCD码转换成串行余3码的逻辑系统设计
一、摘要
本文将设计一个串行的8421BCD码转换成串行余3码的逻辑系统。其可实现基本要求如下：8421码作为串行输入，余三码作为串行输出。每四个时钟周期完成一位十进制的转换。
二、设计思路
我们将该逻辑系统大致分为三个模块:
1、输入模块
2、转换模块
3、输出模块
1
0
0
1
1
1DCBA00来自卡诺图化简：00
01
11
10
00
0011
0100
0110
0101
01
0111
1000
1010
1001
11
d
d
d
d
10
1011
1100
d
d
将真值表中各
值填入卡诺图
可得出化简后函数为：
D= Q1Q2+ Q0Q2+ Q3
C= Q2，Q1+ Q2，Q0+ Q1，Q0，Q2
B= Q1，Q0，+ Q1Q0
我们于是可从Y端口得到串行输出
的余三码。
四、电路设计
考虑到电路的稳定性，我们在输出部分和输入部分之间加上一74LS175（D触发器）来接受移位位寄存器数据，我们设计的电路原理图如下：其中时钟信号clk4是clk的四分频。
8421BCD—余3码转换
VHDL程序并行语句的应用一、实训目的1.巩固编译、仿真VHDL文件的方法。
2.掌握VHDL程序并行语句的应用。
二、实训器材计算机与Qu artusⅡ工具软件。
三、实训指导（一）实训原理8421BC D-余3码转换电路的真值表如表3-1所示。
表3-1 8421BC D-余3码转换电路的真值表输入输出a3 a2 a1 a0 y3 y2 y1 y00 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0 0 1 0 1 11 0 0 1 1 1 0 0（二）实训步骤1.设计输入VH DL文件（1）建立工程项目。
（2）建立VHDL文件。
（3）用条件信号赋语句或选择信号赋值语句等并行语句设计VH DL文件。
VHDL代码如下：LIBRAR Y ieee;USE ieee.std_lo gic_1164.ALL;ENTITY ysmzhISPORT(a:IN STD_LO GIC_V ECTOR(3 DOWNTO 0);y:OUT STD_LO GIC_V ECTOR(3 DOWNTO 0));END ysmzh;ARCHIT ECTUR E a OF ysmzhISBEGINPROCES S(a)BEGINCASE a ISWHEN "0000"=>y<="0011";WHEN "0001"=>y<="0100";WHEN "0010"=>y<="0101";WHEN "0011"=>y<="0110";WHEN "0100"=>y<="0111";WHEN "0101"=>y<="1000";WHEN "0110"=>y<="1001";WHEN "0111"=>y<="1010";WHEN "1000"=>y<="1011";WHEN "1001"=>y<="1100";WHEN OTHERS=>NULL;END CASE;END PROCES S;END a;2.编译仿真VH DL文件（1）编译VHDL文件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑电路》课程设计
报告书
题目名称：余三码和8421BCD码相互转化的逻辑电路
学院：专业：机电工程学院电子信息工程
班级：2016 级 1 班学号：
1X01131XXX 姓名：XXX
指导教师：XXX
2018 年 6 月
课程设计报告书
1. 掌握组合逻辑电路的基本概念与结构。
2. 认识基本门电路 74LS08、74LS32、 74LS04、74LS48、 74LS27、74LS86
的各端口，并能够正确的使用。
3. 了解 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码的工作原理， 调
试及故障排除方法。
4. 掌握芯片间的逻辑关系，准确的进行连线。
设计内容：
使用“与”门（ 74LS08）、“或”门（ 74LS32）、非门（ 74LS04）、 七段数码管译码器驱动器（ 74LS48）、三输入“或”门 74LS27、“异或门”
74LS86，设计 8421BCD 码转换成余 3 码及余 3 码转换成 8421BCD 码。
根据题意，要将 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码 就必须得根据转换的规则来实现。
其中 8421BCD 码转换成余三码时， 8421BCD 码有
0000—0110七种输入，另外有 1101—1111是 3 种输入，这三 种输入转换成余三
码后用单个数码管无法进行显示； 余 3 码转换成 8421BCD 码时，余三码有
0011—1111十三种输入，另外有 0000—0010 是三种输入单 一数码管无法显示
的， 因此我们可以用这些无关小项来化简逻辑函数， 从而 得到优化的逻辑电路，正确的完成设计的要求。
功能说明：设 计 目 的
设计 内容 及
功能 说明
集成电路名称及引脚符号
74LS08 与门 74LS32 或门
74LS27 三输入“或”
74LS04 非门
门
设计
内容
及
功能
说明
74LS48 七段数码管译码器驱动器
8421BCD码转余3 码”
设
计
步
骤余3 码转8421BCD
码”
根据卡诺图，逻辑函数化简结果如下所示
8421BCD码转余3 码”
O3(A,B,C, D) A BD BC O2( A,B,C, D) BC BCD
BD O1( A,B,C, D) CD CD O0( A,B,C,D) D “余
3 码转8421BCD码” Y3(A,B,C, D) AB ACD
Y2(A,B,C, D) BC BCD BCD Y1(A, B,C,D) CD
CD Y0(A, B,C,D) D 4. 画出组合逻辑电路
设
计
步
骤
5. 调试
从 A,B,C,D 端输入 8421BCD 码得到的 O3，O2，O1，O0和输入余 3 码得到的
Y3，Y2，Y1，Y0如图所示，与预期结果相同。
输入
输出
A B C D O3 O2 O1 A0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0
1
1
1
1
设 计 步 骤
设
计
步
骤
输入输出
A B C D Y3 Y2 Y1 Y0
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 1
0 1 0 1 0 0 1 0
0 1 1 0 0 0 1 1
0 1 1 1 0 1 0 0
1 0 0 0 0 1 0 1
1 0 0 1 0 1 1 0
1 0 1 0 0 1 1 1
1 0 1 1 1 0 0 0
1 1 0 0 1 0 0 1
余3 码转8421BCD
码
仿真电路
该仿真电路可以实现8421 码制和余三码的相互转化
设计小
结
s m n S ∙-J
≡M S
0⅛
H
E
™ i A n W
≡
=Ln 3Ul
QsOsl r 1511 115∣1 13 （阖冋
^^ ~~h
∣Λ⅛A∣A∣。