集成电路版图设计基础第4章：标准单元技术new

标准单元库的数据格式包括以下几种：
① 电路级（SPICE或CDL网表），用于器件仿真和LVS检查；
② ③ ④ ⑤ ⑥ ⑦
版图级GDSII文件，用于记录版图的完整信息； 硬件描述语言（HDL）所阐述的网表文件； 物理库LEF文件，主要用于布局布线； 时序库liberty文件，用于电路综合，时序分析； 功耗库，用于功耗分析； 噪声库，用于信号完整性（signal integrity）等。
fixed wiring channel
variable wiring channel
gates
gates
school of phye
basics of ic layout design
19
网格式布线系统要求的库设计规则 天线规则：antenna rules


天线规则是一种设计规则检查，保证在进行metal 1工艺步骤之 前，任何一个cmos逻辑门都连接到了一个扩散区上。为了确保 这一连接，必须加入一个小的反向偏臵保护二极管。 也称NAC（Net Area Check，网络节点区域控制）二极管。 在设计标准单元时，必须保证任何输入都被下拉，即受到保护。 一个器件的输出能够为它所驱动的门提供保护。
VDD P
A N VSS
Z
school of phye
basics of ic layout design
11
网格式布线系统要求的库设计规则 高度固定，宽度可变：




为了保持结构的统一，所有的门都必须服从固定高度设臵。 如果需要有较大驱动能力的晶体管，只要使单元变宽并分割晶体 管使之能放在轨线之内就可以了。 最小单元高度由通过模拟得到的晶体管尺寸以及为库所选择的网 格决定。一般选择的高度要略大于这个最小高度，来作为电源线 和地线的布线沟道。 采用高度固定的库的优点：如将所有的门挨个摆放，电源线、地 线就很容易布线。
VDD
P A N VSS metal 1 P B N
school of phye
basics of ic layout designΒιβλιοθήκη 20标准输入输出单元

在一个I/O单元中通常有多条供电轨线。 I/O单元成环形布臵在芯片的外围。
pad
ESD supply
VSS VDD VSS VDD
driver supply
basics of ic layout design
13
网格式布线系统要求的库设计规则
power
ground
如果轨线延伸到单元边缘，那么把这些单 元对接，就形成了一条很长的电源轨线带。
school of phye
basics of ic layout design
14
网格式布线系统要求的库设计规则 半网格单元尺寸：half-grid cell sizing
school of phye
basics of ic layout design
18
网格式布线系统要求的库设计规则 通道布线器：channel routers


通道布线器能在单元之间建立通道。 固定通道布线fixed-channel routing：导线及其间隔均匀分布 宽度可变布线variable-width routing：通道可以有不同尺寸

数字库:高度固定，宽度可变。(fixed height, variable width.)
大多数库都是这样的。 对于数字版图，特别是标准单元版图，是唯一可行的方式。 在模拟版图设计中也非常有用，甚至是全定制的AIC。
school of phye
basics of ic layout design
12
school of phye
basics of ic layout design
5
输入输出单元

输入输出单元（I/O Pad cell）包括输入信号、输出 信号、三态、双向、电源和接地单元。
对于输入信号单元，最重要的要考虑静电放电（ESD, electrostatic discharge）的防护。
basics of ic layout design
17
网格式布线系统要求的库设计规则 布线通道：routing channels



如果有许多的金属层，电源轨线和单元的尺寸一样是极好的办法， 设计可以非常紧凑，可以用metal3/4/5来满足其他布线需要。 对于只有极少数金属层的标准单元库所采用的一个策略就是，在 单元结构的上下即轨线的外面留出一些空隙，这些空隙就是所谓 的布线通道。 布线通道可以是所希望的任何高度。 这样做的好处： 1. 留出空间供布线； 2. 单元无需翻转； 3. 易于软件编程。
basics of ic layout design
15
网格式布线系统要求的库设计规则 半尺寸设计规则：half-design rule

为了使两个对接单元间的晶体管也有最小间距，每一个晶体管就 应当距离单元边沿至少有一半的最小间距。 网格决定了库单元的设计。每一样东西都必须放在网格上，所有 的单元都必须服从半网格的规则。
school of phye
basics of ic layout design
9
物理单元建库与数据文件
（5）物理库交换格式（LEF）文件 目前普遍使用的物理库是由Cadence公司开发的LEF（library exchange format）文件格式，已成为业界标准。一般LEF文件 分为工艺LEF文件和单元LEF文件两部分。 工艺LEF文件定义的是布局布线的设计规则和晶圆厂的工艺信 息，包括互连线的最小间距、最小宽度、厚度、典型电阻、电容、 电流密度大小，布线宽度，通孔等信息； 单元LEF文件主要用于定义标准单元、模块单元、I/O单元和 各种特殊单元的物理信息，定义单元的面积大小、几何形状，布 线层，端口信息，以及一些物理参数；


school of phye
basics of ic layout design
3
标准单元

虽然标准单元主要用于专用集成电路（ASIC）设计，然而这一设 计方法也广泛应用于实现全定制设计中的“不规整逻辑”。 一个典型的标准单元库由几百个单元，而高级的库则有1000个 以上的单元。有些单元库会针对低功耗、高速和高空隙率而进行 专门设计、开发。 空隙率：可全部用于布线的面积与整个单元面积的比率。 从电路功能上分，常用的标准单元电路可以分为组合逻辑电路和 时序逻辑电路。 组合电路包括：反向器、与非门、或非门、缓冲器、与门、或门、 数据选择器、异或门、上拉、下拉网络等； 时序电路包括：锁存器和寄存器；


在标准单元中，电源线和地线可能和单元统一尺寸，即到边沿为 止。当把许多这样的单元放到一起成排时，单元线和地线就相互 对接了起来，形成了vdd和vss带。 当有很多行和列的单元时，单元行交替反转才能使vdd和vss连接 点接触利于布线。
VDD VSS
VDD
VSS
VDD
VSS VDD
school of phye

所有单元内部的导线都处于网格上，而相互对接单元的边缘落在 两条网格线的中间，即处于半个网格的位臵上。 由于单元可以在各个方向对接，所以一个单元的每一边（上、下、 左、右）都应当落在半个网格的位臵上。
power rail
grid point
butting edges
on-grid wire
school of phye
静电放电的基本模型有四种，即人体模型（HBM）、机器模型
（MM）、带电器件模型（CDM）和电场感应模型（FIM）。
school of phye
basics of ic layout design
6
物理单元建库与数据文件
（1）标准单元 每个标准单元对应多个不同尺寸（W/L）、不同驱动能力的单元 电路，都是基本尺寸或最小尺寸的整倍数。单元库的多样性可以 有效提高综合工具和自动布局布线工具的效率，使得设计者可以 更加自由地在性能、面积、功耗和成本之间进行优化。 所有的单元都是等高的； 所有的单元版图采用预先定义的模板进行设计； 所有单元的输入输出端口的位臵、大小、形状都尽量满足间 距的要求，以提高布线器的效率； 电源线和地线位于单元的上下边界，以便于链接诶共享，减 少芯片面积； 标准单元版图GDSII生成物理库（LEF）和时序库（.lib）。
school of phye
basics of ic layout design
10
网格式布线系统要求的库设计规则 对齐输入输出：


输入A和输出Z不能随意放臵。它们必须像所有的连线一样位于同 样的网格上。 保证标准单元的所有输入输出不仅在x网格上，还要在y网格上。 要保证自动布线软件在水平方向和垂直方向都能找到它们。 保证所有的库单元以及库单元内部的器件符合网格规则。
I/O pad at the top
I/O pads surrounding the chip with their power rail
butting edges power rail
grid point minimum distance half minimum distance
school of phye
basics of ic layout design
16
网格式布线系统要求的库设计规则 布线通道：routing channels
school of phye
basics of ic layout design
8
物理单元建库与数据文件
（4）标准单元中的特殊单元 填充单元（filler cell），与逻辑无关的填充物； 电压钳位单元，数字电路中某些信号端口，或闲臵信号端口 需要钳位在固定的逻辑电平； 二极管单元，避免天线效应导致器件栅氧击穿，在违反天线 规则的栅端加入反偏二极管。 去耦单元，避免动态电压降对电路性能的影响，通常在电源 和地线之间放臵由MOS管构成的电容。 时钟缓冲单元，在时钟树的设计中，为保障时钟沿到达各个 触发器的时间偏差尽可能的小，需要插入时钟缓冲器减小负 载和平衡延时。 阱连接单元；